Способ контроля кмоп интегральных схем

Способ контроля кмоп интегральных схем

Иллюстрации

Показать все

Реферат

 

Изобретение может быть использовано для диагностики КМОП интегральных схем (ИС). Цель изобретения - повышение достоверности контроля за счет выявления внутренних утечек в ИС, Измеряют минимальные знамения напряжения питания, при которых контролируемая ИС сохраняет работоспособность, для двух различных частот подаваемых на ИС входных сигналов, по разности измеренных напряжений судят о наличии утечек. 1 з.п. ф-лы, 1 ил.

С0103 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 01 R 31/28

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4812258/21 (22) 09.04.90 (46) 30,10.92. Бюл. N 40 (71) Московский энергетический институт (72) В, Ю. Гаврилов и Ф. Н. Покровский (56) Заявка Великобритании N 2069152, кл, G 01 R 31/28, 1981.

Патент Японии N 51 — 32538, кл, 6 01 R 31/26, 1976.

Изобретение относится к микроэлектронике и может быть использовано для диагностики КМОП интегральных схем (ИС).

Известен способ контроля ИС (1), в котором напряжение питания ИС уменьшают до критического (минимального напряжения питания, при котаоом ИС сохраняет работоспособность1, а место потенциальной неисправности определяют сканированием светового пятна по поверхности кристалла

ИС.

Однако указанный способ применим лишь на этапе изготовления ИС, Наиболее близким к предлагаемому способу является способ испытания МОП

ИС (2), заключающийся в том, что на входы контролируемой ИС подают тестовые последовательности и. изменяют напряжение питания от номинального до критического, по значению которого судят о годности ИС.

Недостатком известного способа является невозможность выявления внутренних утечек, влияющих на надежность И С, Цель изобретения — повышение достоверности контроля за счет выявления внутренних утечек в ИС. м ЫЛ 1772772 А 1

2 (54) СПОСОБ КОНТРОЛЯ КМОП ИНТЕГРАЛЬНЫХ СХЕМ (57) Изобретение может быть использовано для диагностики КМОП интегральных схем (ИС). Цель изобретения — повышение достоверности контроля за счет выявления внутренних утечек в ИС, Измеряют минимальные значения напря>кения питания, при которых контролируемая ИС сохраняет работоспособность, для двух различных частот подаваемых на ИС входных сигналов, по разности измеренных напряжений судят о наличии утечек. 1 з.п, ф-лы, 1 ил.

Сущность способа закл очается в вычислении разности критических напряжений, зарегистрированных при двух различных тактовых частотах тестовых последовательностей, подаваемых на входы ИС. При правильно выбранных тактовых частотах величина этой разности свидетельствует о наличии и величине утечек в КМОП ИС.

Объясняется это следующим, При сни>кении питающего напряжения снижается быстродействие КМОП ИС. На физическом уровне это означает уменьшение токов перезаряда паразитных емкостей. Ток перезаряда, являющийся током стока МОПтранзистора, начинает резко убывать при уменьшении амплитуды напряжения на затворе, определяемой напря>кением питания

ИС, ниже порогового напряжения МОПтранзистора. Следовательно, при постепенном снижении питающего напряжения

KMOll ИС остается работоспособной до тех пор, пока паразитные емкости буд т успевать перезаряжаться за время, определяемое тактовой частотой подаваемой на входы

ИС тестовой последовательности. При напряжении питания ниже критического ука1772772 занное условие соблюдаться не будет. Таким образом можно построить частотные характеристики (ЧХ) критических напря>кений, Если в КМОП ИС утечки пренебрежимо малы, ЧХ будет падающей с уменьшением частоты. В противном случае ЧХ, начиная с некоторой частоты., выйдет на горизонтальный уровень, зависящлй лишь от величины утечки, Объясняется это тем, чта при снижении напряжения питания, начиная с напряженил, зависящего только от величины утечки, а не от частоты, указанная утечка становится слишком сильной нагрузкой для

МОП-транзистора с уменьшающимся током стока, вследствие чего транзистор перестает выполнять функции ключа.

На чертеже приведена типовая зависимость ЧХ критического напряжения E«„, ()

gyJfsf KM0f1 ИС оТ 3HB oflffsf сапоативлени!1 внутренней утечки Пут.

Тактовые частоты измерений Е«р определяются исходя из требуемого предельнага значения Выявляв lolo сопротивления утечки и точности измерительной аппаратуры, При выборке тактовых частот строится

ЧХ Е«р (f) для образца ИС без утечки, затеи в ИС тем или иным способом вводи гся утечка с предельным значением сопротивления

vi BHoDb cTpoI1Tcsf ЧХ Е «р (f). ПО DHOBB floстроенной ЧХ находится ьэстота 4„соответствующая выходу ЧХ на гор 1эантальный уровень. Hin д, где д— точность измерения Е«р (см, фиг. 1), Верхн.ою иэ тактовых частот f2 выбирают из условия f2 > f . Пои зтам разность Е«р (f2) Е«р (f1) для конкрет .ага типа ИС без утечек s-алЯется стабильной величиной и принимает" сЯ В качестВе порога разбракав1<11 ifl C.

Способ был экспериментально проверен на ИС типа 564ЛН1, в которых все инверторы были включены последовательно, а наличие внутренних утечек имитировалось

5 подключением резисторов к выходам внутренних инверторов. Контроль ИС показал, что при f1 = 500 Гц, f2 =- 10 кГц, д = 0.01 В и пороге разбраковки 0,3 В возможно выявление ИС с утечками сопротивленлем до

10 10 МОМ.

Формула изобретения

1. Способ контроля КМОП интегральных схем, включающий измерение минимального значения напряжения питания, при кото15 рам контролируемая интегральная схема сохраняет работоспособность, о т л и ч а юшийся тем, чта, с целью повышения достоверности контроля путем выявления

Внутренних утечек, измеряют минимальные

20 значегп1я напряжения питания, при которых контролируемая интегральная схема сохра. няет работоспособность, при двух различных час атах подаваемых на интегральнук> схему BxoÄ нь1х сигналов, а а наличии утечек

25 судят па разности измеренных Hýïpsfæoíèé.

2, Способ flo и. 1, 0 T fl l1 ч а Io I.g N Й с я тем, чта измерения проводят при частотах входных слгналов fl, f2, удавлетваря1ощих

СООТНОШЕНИЮ

2 о 1 где fo част01 3 Входных сигналов, сooTBB .

Ствучащая выходу на гаризантальныи уча3.> сток зависима:ти 1-.«р (f) для интегральной схемы с заданным coi;poTuareoием утечки;

Е«р — минимальное значение напряжения питания, при котором интегральная схема сохраняет работоспособность;

40 f — частота входных сигналов, подаваемых llа интегральную схему.

1772772

Составитель В,Гаврилов

Техред М.Моргентал Корректор O.Кравцова

Редактор

Производственно-издательский комбинат "Патент", г, Ужгород ул.Гагарина, 101

Заказ 3845 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5