Преобразователь напряжения с защитой от асимметрии

Преобразователь напряжения с защитой от асимметрии

Иллюстрации

Показать все

Реферат

 

Использование: вторичные источники электропитания. Сущность изобретения: преобразователь напряжения с защитой от асимметрии содержит двухтактный усилитель мощности на транзисторах, задающий генератор 1 прямоугольных импульсов, блок логической обработки управляющих сигналов 2, пороговое устройство 2. Введение в пороговое устройство 9 формирователя 3, ключа 4, конденсатора, повторителя 5, сумматора-ограничителя 6. компаратора 7, D- триггера 8 обеспечивает ограничение длительности проводящего состояния транзисторов . 2 ил.

СОЮЗ СОВЕ ГСКИХ сОциАлистических

РЕСПУБЛИК (я)5 Н 02 M 3/337

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

nG ИЗОбРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТОРСКОУУ СВИДЕТЕЛЬСТВУ (21) 4805047/07 (22) 15,01.90 (46) 30;10.92. Бюл. N. 40 (71) Московский инструментальный завод

"Калибр" (72) В.Б.Иванов (56) Авторское свидетельство СССР

I+ 1267560, кл. Н 02 М 3/337, 1985.

Авторское свидетельство СССР

М 1374367, кл, Н 02 М 3/337, 1985. (54) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ С

ЗАЩИТОЙ ОТ АСИММЕТРИИ

SU 1772877 А) (57) Использование: вторичные источники электропитания. Сущность изобретения: преобразователь напряжения с защитой от асимметрии содержит двухтактный усилитель мощности на транзисторах, задающий генератор 1 прямоугольных импульсов, блок логической обработки управляющих сигналов 2, пороговое устройство 2. Введение в пороговое устройство 9 формирователя 3, ключа 4, конденсатора, повторителя 5, сумматора-ограничителя 6, компаратора 7, 0-: триггера 8 обеспечивает ограничение длительности проводящего состояния транзистороа, 2 ил.

1772877

Изобретение относится к преобразовательной технике и может быть использовано в источниках питания радиоэлектронной аппаратуры, Известны преобразователи, в которых имеются устройства для устранения режима несимметрии работы выходного трансформатора, содержащие широтно-импульсный модулятор, генератор пилообразного напряжения, задающий генератор, селектор, делитель частоты, усилитель, трансформаторы регулируемого инвертора, выпрямитель, фильтр, суммирующее устройство, датчик несимметрии.

К датчику несимметрии подключен выпрямитель, фильтр, коммутаторы и компаратор.

Недостатком известных схем симметрирования является их сложность. Эти схемы, также обладают низким быстродействием из-за наличия интегрирующих цепей; симметрирование осуществляется только в установившемся режиме, Известны также преобразователи, в которых имеются устройства для устранения режима несимметрии работы выходного трансформатора, обладающие более высоким быстродействием, в которых измеряется мгновенное значение токов силовых транзисторов и при увеличении тока выше определенного. значения устройство отключает силовые транзисторы в сэмом начале возникновения несимметрии, Известные устройства содержат генератор прямоугольных импульсов, широтноимпульсный модулятор, блок логической обработки управляющего сигнала, двухтактный усилитель мощности, силовые транзисторы которого подключены к первичной обмотке силового трансформатора, датчика тока и пороговый элемент.

Существенным достоинством устройств симметрирования этих преобразователей является простота их схемных решений и высокое быстродействие;

Наиболее близким из известных устройств по своей технической сущности и достигаемому результату является устройство по авт. св. М 1374367.

Однако недостатком прототипа является то, что устройство измерения несимметрии эффективно работает при номинальном токе преобразователя.

Целью предлагаемого изобретения является расширение функциональных возможностей путем защиты преобразователя от срабатывания по ложным сигналам.

Указанная цель достигается техническим решением, представляющим собой устройство, в которое введены конденсатор, 55 ДТ.

Элементы 3, 4. 5, 6, 7, 6 соединены между собой, представляют пороговое устройство 9, имеющее вход 1 и вход 2.

Преобразователь работает следующим образом.

50 повторитель, триггер выполнен в виде 0триггера и снабжен входами синхронизации и сброса, компаратор снабжен стробирующим входом, причем выход формирователя соединен с управляющим входом ключа, входом синхронизации 0-триггера и стробирующим входом компаратора, другой вывод ключа соединен с конденсатором, последний одним выводом подключен к общему выводу, а другим — к входу повторителя, выход которого соединен с первым входом сумматора. выходом подключенного к первому входу компаратора, выходом соединенного со входом сброса О-триггера.

На фиг. 1 представлена структурная схема предлагаемого преобразователя напряжения с защитой от асимметрии.

На фиг, 2 представлены временные диаграммы работы преобразователя.

Преобразователь напряжения с защитой от асимметрии (фиг. 1) содержит задающий генератор 1, выход которого соединен с первым входом блока логической обработки управляющих сигналов 2, выходы которого соединены с эмиттерэми и базами транзисторов VT1 и VT2 двухтактного усилителя мощности преобразователя, коллекторы транзисторов подключены к соответствующим выводам первичной обмотки выходного трансформатора; к вторичной обмотке трансформатора подключена нагрузка RH, в цепь змиттеров транзисторов

VT1, VT2 относительно нулевого проводэисточника питания преобразователя V< включен реэисторный датчик тока ДТ; выход генератора 1 соединен также с входом формирователя 3, выход которого подключен к управляющему входу электронного ключа 4.

Вход электронного ключа 4 соединен с датчиком тока ДТ. Выход ключа 4 соединен с конденсатором С и со входом повторителя

5. Выход повторителя 5 соединен с одним из входов сумматора 6, на второй вход сумматора 6 подключен источник опорного напражения. Выход сумматора 6 соединен с одним иэ входов компэрэтора 7, выход которого соединен со входом ".сброс" триггера

8. Выход триггера В соединен со входом 2 блока логической обработки управляющих сигналов 2.

Выход формирователя 3 соединен со входом стробировэния компарэтора 7 и входом синхронизации триггера 8. Второй вход кампаратора 7 соединен с датчиком тока

1772877

30

Тактовая частота задающего генератора прямоугольных импульсов 1 (фиг. 2а) поступает на вход 1 блока логической обработки управляющих сигналов 2, где она преобразуется в два напряжения, сдвинутых относительно друг друга на период частоты задающего генератора с соответствующей паузой. исключающей перекрытие транзисторов. и с выхода 1 и выхода 2 (фиг. 2б, в) подается на базовые переходы транзисторов VT1 и ЧТ2 (относительно выхода "общий" l, Если асимметрии в данный момент в работе преобразователя не наблюдается, то с выхода порогового устройства 9 на вход 2 блока логической обработки управляющих сигналов 2 поступает напря>кение, уровень которого равен "1" цифровой интегральной схемы (фиг, 2 ж).

По переднему фронту импульсов генератора 1 формирователь 3 формирует короткие импульсы (фиг. 2 д), которые поступают на управляющий вход ключа 4 и на вход стробирования компаратора 7, Ключ 4 открывается и напря>кение с датчика тока ДТ (фиг. 2 Г, момент tp) пропорциональное току коллектора транзистора Ч Т1 (или VT2) поступает на конденсатор С и хранится там до прихода следующего импульса с выхода формирователя (фиг. 2 д момент t2), причем напряже»,ие на конденсаторе С пропорциоíà lbHo току нагрузки I»», включенной на выходе преобразователя.

Для устранения разряда конденсатора

С он подключен к высокоомному входу повторителя 5, с выхода которого напряжение конденсатора поступает на первый вход сумматора 6. Как было показано выше, при отсутствии асимметрии работы выходного трансформатора преобразователя скорость изменения тока намагничивания i постоянная, не зависит от тока нагрузкй и определяется параметрами трансформатора, т,е. определив в момент включения транзистора усилителя мощности величину тока (фиг,2 г моменты 1р, с2, т4, и т.д.) также имеем информацию о токе транзистора в момент его включения (рис, 2г моменты tt, з, t5 и т.д.). Исходя из вышеизложенного на второй вход сумматора 6 постоянно подается напряжение 0,», пропорциональное!у в момент выключения силовых транзисторов усилителя мощности, Из-за некоторого изменения !р при работе преобразователя (например, колебаний О, преобразователя) величину Up прини аем несколько выше (на величину Л0 = 0,05- 0,10,» ).

Таким образом, на выходе сумматора 6 имеем напряжение (см. фиг. 2 r), И,<=U»»l+uq. - ЛЦ где Up — напряжение, прог орцисналь .oå Ь»;

U>, — напряжение, пропорциональное», Напряжение U поступает на один из входов компаратора 7. На другой вход компаратора 7 поступает напряжение с датчика тока ДТ. При таком соответствии напряжений на входах, напряжение на выходе компаратора 7 имеет уровень "1" цифровых схем (см. фиг; 2е), Выход компаратора соединен со входом "сброс" триггера 8 и не вызывает изменения его состояния, т.е. на выходе триггера присутствует уровень "1" (OM. фиг. 2 ж).

Предположим, что на очередном такте работы преобразователя произошло увеличение тока нагрузки, Тогда на выходе сумматора 6 имеем U q = U>>z+ U + ЛО (см. фиг. 2 ж момент tq). Чтобы исключить ложное срабатывание компаратора 7 в момент времени т4 (т.е. в момент опроса ключом 4 напря>кения с датчика тока ДТ) импульсы с выхода формирователя 3, кроме управляющего ключа 4, поступают также на входстробировачия компаратора 7. В случае возникновения асимметрии в очередном такте работы преобразователя, происходит увеличение скорости нарастания!,» и в момент t7 {фиг, 2г) напря>кение с датчика тока

ДТ на одном из входов компаратора 7 превышает напряжение Upg на другом входг, и на выходе компаратора 7 появляется напряжение 0" (см. фиг, 2 е, момент.t7), которое переводит триггер 8 в положение, соответствующее уровню "0" на его выходе. Данное напряжение поступает на вход 2 блока логической обработки управляющих сигналов 2 и прекращает подачу открывающего напряжения на базовый переход траэистора усилителя мощности (рис. 2в, момент t7). Через некоторое время, равное времени рассасывания избыточного заряда в базе транзистора, транзистор закрывается и ток через выходной трансформатор прекращается, т.е. режим асимметрии устраняется в самом начале его возникновения.

Таким образом осуществляется ограничение длительности проводящего состояния транзистора на некоторую величину по сравнению с максимально возможной длительностью проводящего состояния транзистора, чем обеспечивается симметрирование перемагничивания трансформатора, т.е. устраняется асимметрия, В момент ta (фиг. 2 ж) импульсами с выхода формирователя 3 триггер 8 устанавливается в положение "1", т,е. блок логической обработки управляющих сигналов 2

1772877 начинает выдавать одинаковые по длительности управляющие напряжения для транзисторов усилителя мощности.

При уменьшении тока нагрузки на выходе сумматора 6 имеем напряжение О э(фиг. 5

2 r) и в случае возникновения асимметрии (рис. 2 момент t

Преобразователь напряжения с. защитой от асимметрии, содержащий двухтактный усилитель мощности на транзисторах, задающий генератор прямоугольных импульсов, выходом соединенный с первым 15 входом блока логической обработки управляющих сигналов и с первым входом формирователя импульсов, первый и второй выходы блока логической обработки управляющих сигналов. подключены к соответст- 20 вующим базам, а общий выход — к змиттерам транзисторов усилителя мощности, в силовую цепь которых включен реэистивный датчик тока, к выходу которого подключен вход ключа, пороговое устрайст- 25 ва, включающее последовательно соединенные сумматор с опорным источником, компаратор, выходом подключенный к входу триггера, выход которого соединен со вторым входом блока логической обработки управляющих сигналов, а второй вход TpMfrepa соединен с общей точкой соединения датчика тока и одним выводом ключа, о тличающийся тем,что,сцелью расширения функциональных возможностей путем защиты преобразователя от срабатывания по ложным сигналам, введены конденсатор, повторитель, триггер выполнен в виде D-триггера и снабжен входами синхронизации и сброса, компаратор снабжен стробирующим входом, причем выход формирователя соединен с управляющим входом ключа, входам,синхронизации 0-триггера и стробирующим входом компаратара, другой вывод ключа соединен с конденсатором, который одним выводом подключен к общему выводу, а другим — к входу повторителя, выход которого соединен первым входам сумматора, выходом подключенного к первому входу компаратара, выходам соединенного с входам сброса D-триггера.