Цифровой анализатор спектра

Цифровой анализатор спектра

Иллюстрации

Показать все

Реферат

 

Использование: в области измерительной техники и для спектрального анализа детерминированных и случайных сигналов а реальном масштабе времени. Сущность изобретения; со-, держит входной блок 1, усилитель 2, формирователь адресов 8, АЦП 3, два блока перемножителей k, 5, каждый из которых содержит N перемножителей , два блока накопительных сумматоров 10, П, каждый из которых содержит N сумматоров, два блока 12, 1 квадраторов, каждый из которых содержит N квадраторов,блок 15 вычислителей модуля, содержащий N вычислителей , блок 13 функциональных преобразователей , содержащий N преобразователей , устройство 9 синхронизации и два блока 6, 7 ППЗУ, каждый из которых содержит N запоминающих устройств,, Особенностью изобретения является введение блоков перемножителей , блоков накопительных сумматоров, блоков квадраторов, блока вычислителей модуля, блока функциональных преобразователей, АЦП, второго блока ППЗУ и устройства синхронизации, что позволяет повысить быстродействие. 1 ил„ СП с

СОЮЗ СОВЕТСКИХ сОциФлистических < 1 777Q9g Д (st)s G 01 R 23/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) 1

ОПИСАНИЕ ИЗОБРЕТЕНИ

С:

0

И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4858496121 (22) 07.08. 90 (46) 23.1.1.92. Бюл. NÃ 43 (72) !0.А.Смирнов, В.В.Оноприенко, А.А.Иванько, Д.В.Фенев и Я.А.Иванько (56) Авторское свидетельство СССР !! 1166004, кл. С 01 R 23/00. 1Ч81 .(54) ЦИФРОВОИ АНАЛИЗАТОР СПЕКТРА (57) Использование: в области изме.рительной техники и для спектрального анализа детерминированных и случайных сигналов s реальном масштабе времени. Сущность изобретения: содержйт входной блок 1, усилитель 2, формирователь адресов 8, АЦП 3, два блока перемножителей 4, 5, каждый из которых содержит И перемножителей, два блока накопительных суммаИзобретение относится к области измерительной техники и может быть использовано для спектрального анализа детерминированных и случайных сигналов в реальном масштабе времени.

Известен цифровой анализатор спектра, содержащий блок согласования, генератор вспомогательного сигнала, два компаратора, элемент ИСКЛЮЧАЮШЕЕ ИЛИ, генератор счетных импульсов, ключ, два реверсивных счетчика, фильтр, генератор меандровых сигналов и два блока умножения зна-. ков (А.С. СССР М 1269046, G 0 R 23/00), торов 10, 11, каждый из которых содержит N сумматоров, два блока 12, 14 квадраторов, каждый из которых содержит Я квадраторов,блок 5 вычислителей модуля, содержащи" N вычислителей, блок 13 функциональных преобразователей, содержащий N преобразователей, устройство 9 синхронизации и два блока 6, 7 ППЗУ, каждый иэ которых содержит И запоминающих устройств. Особенностью изобретения является введение блоков перемножителей, блоков накопительных сумматоров, блоков квадраторов, блока вычислителей модуля, блока функциональных преобразователей, АЦП, второго блока ППЯУ и устройства синхронизации, что позволяет повысить быстродействие. 1 ил.

Недостатком данного анализатора спектра является его невысокое быстродействие.

Известен также адаптивный анализатор спектра, содержащий дискретизатор, аналого-цифровой преобразователь, блок памяти, два перемножителя, накапливающий сумматор, блок памяти весовых коэффициентов, преобразователь частотных характеристик, синхронизатор, генератор некоррелированных выборок и два сумматора (А.С.СССР Y 1257547,G О! R 23/!6).

Основным его недостатком является ограниченное быстродействие, 1777096

Наиболее близким по технической сущности к предлагаемому изобретению и принятым за прототип следует считать анализатор комплексного спектра периодических напряжений, содержащий входной блок, выход которого соединен с входом усилителя, а вход - с входной шиной, синхронный детектор, выход которого соединен с входом индикатора, формирователь опорного напряжения, первый выход которого соединен с первым входом синхронного детектора, а вход — с шиной опорного напряжения, а также цифроаналоговый преобразователь, программируемый постоянный запоминающий блок и Формирователь адресов, причем сигнальные вход и выход цифроаналогового преобразователя подключены соответ- щ ственно к выходу усилителя и к второму входу синхронного детектора, а управляющие входы цифроаналогового преобразователя соединены с кодовы» ми выходами программируемого.по-. 25 стоянного запоминающего блока, адрес ные входы которого подключены к кодовым выходам формирователя адресов, вход которого соединен со вторым вхо" дом Формирователя опорного йапряже- 3О ния (А.С.СССР М 1166004, С 01 R 23/00)„

Существенным недостатком указанного анализатора является его низкое. быстродействие, обусловленное необходимостью изменения частоты опорного напряжения в процессе спектраль" ного анализа с целью последующего вычисления амплитудных и Фазовых спектров. 40

Целью изобретения. является повышение быстродействия анализатора спектp+о

Эта цель достигается тем, что в анализатор спектра, содержащий вход- 45 ной блок, выход которого соединен с входом усилителя, а вход - с входной шиной, а также Формирователь адреса и блок перепрограммируемых постоянных запоминающих устройств, адресные вхо" б0 ды которого подключены к кодовым выходам формирователя адресов, дополнительно введены аналого-цифровой преобразователь (АЦП) два блока перемножителей, каждый из которых содер-, жит.И перемножителей, два блока накопительных сумматоров, каждый из кото- рых содержит N сумматоров,,два блока квадраторов, каждый из которых содержит N квадраторов, блок вычисли» телей модуля, содержащий N вычислителей; блок Функциональных преобразователей, содержащий N преобразователей, устройство синхронизации и второй блок перепрограммируемых постоянных запоминающих устройств (ППЗУ), причем первый и второй блок ППЗУ содержит N запоминающих устройств каждый, адресные входы которых объединены и подключены к выходу формирователя адресов, вход которого соединен с первым выходом устройства синхронизации и первым входом АЦП, второй вход которого подключен к выходу усилителя, а выход - к первому входу каждого из N перемножителей первого и второго блоков перемножителей, второй вход каждого из N перемножителей первого блока перемножителей соединен с выходом соответствующего запоминающе:го устройства первого блока ППЗУ, второй вход каждого из Н перемно" жителей второго блока перемножителей соединен с выходом соответст" вующего запоминающего устройства второго блока ППЗУ, третьи входы каждого из N перемножителей,первого и второго блоков перемножителей объединены и подключены ко второму выходу устройства синхронизации, первый вход каждого из N сум-. маторов первого блока накопительных сумматоров соединен с выходом соответствующего перемножителя первого блока перемножителей, а выход каждого из N сумматоров - с первым входом соответствующего квадратора первого блока квадраторов и первым входом соответствующего преобразователя блока функциональных преобразователей, первый вход каждого из N сумматоров второго блока накопительных сумматоров соединен с выходом соответствующего перемножителя второго блока перемножителей, а выход каждого из И сумматоров " с первым входом соответствующего квадратора второго блока квадраторов и вторым входом соответствую" щего преобразователя блока функциональнйх преобразователей, вторые входы каждого из N квадраторов первого и второ" го блоков квадраторов подключены к второму выходу устройства синхронизации, выход каждого из N квадраторов первого блока квадраторов соединен с

5 1 первым входом соответствующего вычислителя блока вычислителей модуля, второй вход каждого из N вычислителей блока вычислителей модуля подключен к выходу соответствующего квадратора второго блока квадраторов, вторые входы каждого из сумматоров первого и второго блока накопительных сумматоров соединены с третьим выходом устройства синхронизации, при этом выходы блока вычислителей модуля являются первой выходной шиной анализатора спектра, а выходы блока функциональных преобразователей — его второй выходной шиной.

Введение в анализатор спектра новых элементов и связей позволило реализовать рекуррентный алгоритм вычисления коэффициентов фурье спараллельным выполнением операций и тем самым значительно повысить его быстродействие.

Решение с такой совокупностью признаков, как у заявляемого, среди решений, известных в науке и технике на данный момент, авторами не обнаружено.

Именно введение новой совокупности ранее перечисленных элементов и связей позволило повысить быстродействие цифрового динамического анализатора спектров.

Таким образом, заявляемое техническое решение соответствует критерию "существенные отличия".

Структурная схема цифрового динамического анализатора спектров представлена на чертеже.

Анализатор спектра включает в себя последовательно соединенные входной блок 1, усилитель 2, АЦП 3, выход которого подключен к первым входам каждого из N перемножителей первого блока перемножителей 4 и второго блока перемножителей . К вто( рым входам каждого из N перемножителей блока 4 подключены выходы со" ответствующих запоминающих устройств первого блока ПОРУ 6. К вторым входам каждого из N перемножителей блока 5 подключены выходы соответствующих запоминающих устройств второго блока

ППЗУ 7. Адресные входы блоков ППЗУ

6, 7 объединены и подключены к выходу формирователя адресов 8, вход которого соединен с первым входом устройства, синхронизации 9 и входом

777096 G управления Alp 3. Третьи входы каждоI го из N перемножителей блоков 4, 5 соединены с вторым входом устрой5 ства синхронизации 9. Первый блок накопительных сумматоров 10 и второй блок накопительных сумматоров

11 содержат по N сумматоров каждый.

Первый вход каждого из N сумматоров блока 10 соединен с входом соответствующего перемножителя блока 4, а выход — с первым входом соответствующего квадратора первого блока квадраторов !2 и первым входом со15 ответствующего преобразователя блока функциональных преобразователей 13.

Первый вход каждого из N сумматоров блока 11 соединен с выходом соответствующего перемножителя блока

20 5, а выход - с вторым входом соответствующего преобразователя блока функциональных преобразователей 13.

Вторые входы каждого из N квадраторов блока 12 и блока 14 объединены

25 и подключены ко второму выходу устройства синхронизации 9, третий вы" ход которого соединен с вторым входом каждого из N сумматоров блока

10 и блока 11. Выход каждого из N

ЗО квадраторов блока l2 соединен с первым входом соответствующего вычислителя блока вычислителей модуля 15.

Второй вход каждого из N вычислителей блока l5 подключен к выходу соответствующего квадратора BToporo блока квадраторов 14. Выходы каждого иэ N вычислителей блока 15 представляют собой первую выходную шину анализатора спектра, а И выходов бло4п ка функциональных преобразователей

l3 — его вторую выходную шину, Для практической реализации предлагаемого анализатора спектра могут быть рекомендованы следующие

45 известные съемные решения и элементная база °

Входной блок может быть выполнен, например, в виде приемного СВЧ модуля, построенного по супергетеродин5Q ной схеме с однократным преобразованием частоты (Радиоприемные устройства: Учебное пособие для радиотехнических специальностей вузов/

/Давыдов 1О.Т., Данич Ю.С., Жуков55 ский A.Ï. и др.- N.: Высшая школа, 1989.- с.111, 119).

Усилитель 2 может быть реализован по известной схеме широкополосного усилителя (Хоровиц П., Хилл У, Ис177709б кусство схемотехники.- М.: Мир, 1983 - т.2, с.325) °

АЦП 3 легко реализуется íà HMC серий К1107, К574, К140. Рекомендуемый вариант схемного включения быстродействующего АЦП типа К1107ПВ1 описан в литературе (Федорков Б.Г., Телец В.А., Дегтяренко В.П. Микроэлектронные цифроаналоговые и аналого-10 цифровые преобразователи,- М.: Радио и связь, 1984. - с.81).

Цифровые перемножители сигналов в квадраторы, входящие в состав бло- ков 4, 5, 12 и 14, легко реализуются 1 на базе секционного умножителя типа

КР1802ВР2 (Хвощ С.Т. и др. Микропроцессоры и микроЭВМ в системах автоматического управления: Справочник.л.: Машиностроение, 1987.- c,335-339) 20

Запоминающие устройства первого и второго блоков ППЗУ могут быть ре-. ализованы, например, на ИМС типа

К572РФ2, К572РФ6 и т.п.

Формирователи адресов 8 легко реализуются в виде счетчика и буферных каскадов, повышающих его нагрузочную способность, например, на ИМС серий К155, К555.

Для реализации устройства синхронизации 9 может быть рекомендована известная схема синхронизатора. (Цифровые анализаторы спектра. Плотников В.Н., Белинский А.В., Суха- 35 нов В.А, >(игулевцев Ю.Н. - И.! Радио и связь, 1990, с,133).

Сумматоры, входящие в состав блоков накопительных сумматоров 10, 11, могут быть реализованы по известной 40 схеме (Файзулаев Б.Н. Применение интегральных микросхем в электронной вычислительной технике.-М.: Радио и, связь, 1987, с.114).

Для реализации вычислителей моду- 45 ля, входящих в состав блока 15, могут быть рекомендованы цифровые сумматоры серии К155 и известное устройство для извлечения квадратного корня (Плотников В.H., Белинский А.В,Д 50

Суханов В.А., Жигулевцев Ю.Н. Цифровые анализаторы спектра.- М.: Радио и связь, 1990.- с.89).

Преобразователи, входящие в состав блока Функциональных преобразо- у; вателей 13 и обеспечивающие вычисления фнукции arctg .1/R табличным способом, проще всего реализовать на ИМС ППЗУ серии К572 и логических элементах серии К155 °

Работа предлагаемого анализатора спектра основана на реализации преобразования Фурье исследуемого сигнала U(t) с помощью аналого-цифровой техники по следующим рекурентным формулам:

R (n) = R (n-1} .+

+ Ц(пТ)сов(2иЕ,пТ) I (n) = I (n-1) +

+ U(nT) sin(27f; nT), {2) А; (и) где R,(n), I (n) — действительная и мни1 мая составляющие коэффициентов Фурье соответственно для и-й вы- борки временного процесса U(t) íà i-й частоте, и .= 1,2..Л вЂ” номер временной выборки, 1,2...N — номер анализируемой частоты, - число, соответствующее размеру временной выборки, N — число; соответствующее интервалу анализируемых частот, Т - период дискретизации временного процесса

v(t).

Очевидно, что для реализации дис" кретного преобразования Фурье с помощью формул (1) и (2) необходимо;

- осуществить дискретизацию по времени .и квантование по уровню временного процесса U(t) — определить эначвние функций з п и сов.для всех частот f;(i 1,N) и выборок и (и = 1,N), — для каждой выборки и 1,М по всем частотам вычислить произведение функций sin2nf, nÒ и cos2ef пТ с ве2 личиной U(nT), - по формулам (1) и (2) вычислить значения R,(n) и 1 (п)р с помощью которых определить для i-й частоты модуль и Фазу коэффициента фурье по Формулам:

177709 >

II(n) („0 (и) = arctg — ——

)1

R, (n)

В исходном состоянии сумматоры первого блока накопительных сумматоров 10 и.второго блока накопительных сумматоров 11 обнулены. В N saпоминающих устройствах первого блока ППЗУ, имеюцих глубину адресации

М, записаны заранее рассчитанные для всех анализируемых частот Й (i= — 1 N) и всех выборок n = I,È 1 временного процесса U(nr) значения функции соз(2кЕ; nT) ° В N запоминающих устройствах второго блока

ППЗУ 7, также имеющих глубину адресации М, записаны заранее рассчитанные для всех аналйзируемых частот (i = 1,N) и всех выборок и = 1,М временного процесса U(nI) значеЪ ° n ния функции sin (2п f; иТ) .

Анализатор спектра работает следующим образом.

Исследуемый сигнал U(t) через вхоЯной блок 1 и усилитель 2 поступает на информационный вход АЦП 3. Одновремен но с этим на управляющий вход АЦП 3 поступает импульс запуска, вырабатываемый устройством синхронизации 9 и снимаемый с его первого выхода. По импульсу запуска начинается преобразование в АЦП 3 аналогового сигнала

U(t) в цифровой двоичный код, а также устанавливается на выходе формирователя 8 код адреса, соответствующий первой (n = 1) временной выборке процесса U(t) По указанному адресу с

N запоминающих устройств блока 7 осу" ществляется считывание цифровых кодов, соответствующих значениям функций co s (2 и f, Т) и sin (2 и f, Т), для всех анализируемых частот f, (i

1,N). Выходные коды блоков ППЗУ

6,7 поступают соответственно на вторые входы блоков перемножителей 4 и

5, на первые входы которых подается выходной код АЦП 3, .соответствующий величине U(T) В каждом из N перемножителей блока 4 одновременно осуществляется умножение величины U(T} на соответствующий фазовый множитель соз(271, Т), а в каждом из Б перемножителей блока 5 - умножение величины U(T) на соответствующий фазовый множитель sin(27i f; Т), где i = 1,N.

С выходов N перемножителей блока 4 цифровые коды поступают на N накопительных сумматоров блока 10, в котором происходит сложение результата предыдущего суммирования

R,(и-1) с текущим произведением

U(Т)воз(2,Т) для всех ачализи5 руемых частот f;. В N накопительных сумматорах блока 11 происходит сложение результата предыдущего суммирования I„ (n-1) с текущим произведением U(T) sin(2 f Т), для всех анализируемых частот f, . В результате суммирования на выходе каждого из N сумматоров блока !О формируется новое значение R;(n) дейст15 вительной части коэффициентов фурье1 а на выходе каждого из К счмматооов блока 11 - новое значение I (n) мнимой части коэффициентов Фурье.

Поскольку в исходном состоянии

20 все N сумматоров блока 10 и блока 11 обнУлены, значениЯ величин R „(0) и

I, (0) для i = 1,N — нулевые.

Для получения текущего .Фазового спектра на частотах f, (i = 1,N) величины К,(и) и I,(и) подаются на соответствующие входы функциональ.ных преобразователей блока 13, в:- " каждом из которых для соответствующей частоты f, вычисляется значеI<, (n)

30 ние функции („0 (и) = arctg — — — -- ° -1 1 R; (n) Для вычисления текущего амплитуд- ного спектра полученные в блоке 10 действительные части К, (и) коэффициентов Фурье к вадраторах блока 12 возводятся- в квадрат, после чего поступают на вход соответствующего вычислителя модуля блока 15. На вторые входы каждого из N вычислителей модуля блока 15 с соответствующих выходов блока 14 поступают коды, определяющие квадрат мнимой части IÄ(n) 35 ао коэффициентов Фурье. При этом синхронизация работы квадраторов блоков 12, 45 14 и перемножителей блоков 4, 5 осуществляется импульсами, снимаемыми со второго выхода устройства синхро" низации 9.

B каждом из N вычислителей блока

50 15 оля соответствующей частоты f., (i !.N) выполняются операции сум мирования величин R (ï) и I (n) с последующим извлечейием корня квадратного из полученной суммы для определения модуля коэффициента Фурье

А (n). Тем самым на каждом из N вы", ходов блока 15 до окончания интерва-i ! ла времени, равного Т, формируется мгновенный (текущий) амплитудный

177709612

55 спектр исследуемого сигнала 1Г(), а на каждом из N выходов блока функциональных преобразователей - текущий фазовый спектр этого процесса.

При поступлении на АЦП 3 и блок 8 с первого выхода устройства синхронизации 9 очередного импульса запуска с помощью АЦП 3 осуществляется вторая (и = 2) выборка процесса V(t), а также модификация адреса на выходе формирователя 8. Процесс параллельного вычисления geHGTBMTeJlbHQH u мнимой частей коэффициентов фурье повторяется, но с блоков ППЗУ 6, 7 уже считываются новые значения функ-1 ций сов(2»Г.; 2Т) и sin(2»f., 2Т) а в накопительных сумматорах блоков 10, ll результаты предыдущего суммирования R,(13 и ?;(1) суммируются с соответствующими произведениями

lJ(2Tlcos(2» f",2T) и g(2T) вал(гп f12Т), . где i = (1,N).

llo окончании заданного времени анализа за t = М Т на третьем вы- . ходе устройства синхронизации 9 появляется импульс, который обнуляет сумматоры блоков 10, 11. После этого с поступлением. очередного импульса запуска с первого выхода устройства синхронизации 9 процесс динамического спектрального анализа повторяется сначала.

При необходимости изменения времени анализа t = M T и диапазона анализируемых частот необходимо пересчитать значения функций зхп(2нй;пТ) и сов(2Тй, пТ) с последующим перепрограммированием эапо" минающих устроиств блоков ППЗУ 6, 7, а также изменить соответствующим об", разом временные соотношения между временными сигналами устройства синхронизации 9.

По сравнению с прототипом пред- лагаемый анализатор спектра облада-, ет значительно более высоким быст.родействием. Очевидно, что при параллельйом вычислении действительной и мнимой составляющих коэффициентов фурье и заранее рассчитанных значениях фазовых множителей для выбранной сетки анализируемых частот и указанного типа АЦП 3, время вычисления величины А;(и) определяется, в основном, затратами на выполнение двух операций умножения, двух операций сложения и операции извлечения корня квадратного. На современном этапе развития элементной базы цифровой техники это время может не превышать величины 450-500 нс, что позволяет расширить диапазон частот сигналов U(t), анализируемых в реальном масштабе времени, до 1-2 ИГц.

Формула изобретения

Цифровой анализатор спектра, содержащий входной блок, выход которо-го соединен с входом усилителя, а вход - с входной шиной, а также формирователь адресов и блок перепрограммируемых постоянных запоминающих устройств, адресные входы кото" рого. подключены к кодовым выходам формирователя адресов, о т л и® ч а ю шийся тем, что, с целью повышения его быстродействия, в него введены аналого-цифровой преоб разователь, два блока перемножителей, каждый из которых содержит N перемножителей, два блока накопительных сумматоров, каждый из которых содержит N сумматоров, два блока квадраторов, каждый из которых содержит N квадраторов, блок вычисли30 телей модуля, содержащий н вычислителей, блок Функциональных преобразователей, содержащий N преобразователей, устройство синхронизации, и второй блок перепрограммируемых

35 постоянных запоминающих устройств, причем первый и второй блок перепро" граммируемых постоянных запоминающих устройств содержит N запоминающих устройств каждый, адресные входы которых объединены и подключены к выходу формирователя адресов, вход которого соединен с первым выходом устройства синхронизации и первым входом аналого-цифрового преобразователя, второй вход которого подключен к выходу усилителя, а выход " к первому входу каждого N перемножителей, первого и второго блоков перемножителей, второй вход каждо"

ro из N перемножителей первого блока перемножителей соединен с выходом соответствующего запоминающего устройства первого блока перепрограммируемых постоянных запоминающих устройств» второй вход каждого иэ

N перемножителей второго блока перемножителей соединен с выходом со" ответствующего запоминающего устройства второго блока перепрограммиру1777096

14 емых постоянных запоминающих устройств, третьи входы каждого из Б перемножителей первого и второго блоков перемножителей объединены и подключены к второму выходу. устройства синхронизации, первый вход каждого из N сумматоров первого блока накопительных сумматоров соединен с выходом соответствующего перемножителя первого блока перемножителей, а выход каждого из N сумматоров с первым входом соответствующего квадратора первого блока квадраторов и первым входом соответствующего преобразователя блока функциональных преобразователей, первый вход каждого из сумматоров второго блока накопительных сумматоров соединен с выходом соответствующего перемножителя второго блока перемножителей, а выход каждого из N сумматоровс первым входом соответствующего квадратора второго блока квадраторов и вторым входом соответствующего преобразователя блока функциональныл преобразователей, вторые входы каж-. дого из N квадраторов первого и второго блоков квадраторов подключены к второму выходу устройства синхронизации, выход каждого из N квадраторов первого блока квадраторов соединен с первым входом соответствующего вычислителя блока вычислителей модуля, второй вход каждого из N вычислителей блока вычислителей модуля подключен к выходу соответст- вующего квадратора второго блока квадРатора, вторые входы каждого из N суммататоров первого и второго блока накопительных сумматоров соединены с третьим выходом устройства синхронизации, при этом выходы блока вычислителей модуля являются пер. вой выходной шиной анализатора спектра, а выходы блока функциональных преобразователей - его второй выходной шиной.

1777096 джаул урнрак Щ Pd0ll g юмам щах Я Иофан

Редактор О.Стенина

Производственно-иэдательский комбинат "Патент", г .Ужгород, ул. Гагарина, 101

Заказ 4603

ВНИИПИ Государственного

113035, Составитель 6,Смирнов

Техред И.Иоргвнтал Корректор Н.Иилркова .

° ° е аеа ° ее аееавм

Тираж: <,,, Подписное комитета llo изобретениям H открытиям при ГКНТ СССР

Москва, Ж-35, Раушская наб., д. 4/5 с