Устройство для моделирования процесса передачи информации

Устройство для моделирования процесса передачи информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к специализированным средствам вычислительной техники и предназначено для моделирования процесса передачи информации. Цель изобретения - расширение функциональных возможностей устройства за счет моделирования процесса непрерывной передачи команд в командных радиолиниях с информационной обратной связью. Цель изобретения достигается введением в формирователь команд первого и второго блоков памяти, в формирователь квитанций - элементов ИЛИ, элемента задержки, а также в устройство - триггеров, блока управления работой формирователя квитанций, элементов И, элемента ИЛИ-НЕ, элементов ИЛИ и дешифратора. Сущность изобретения состоит в придании устройству возможности моделирования непрерывной передачи по прямому каналу на приемную сторону сигналов команд, имитируемых интервалами времени определенной длительности , с повторной передачей тех команд, квитанции на которые были приняты по обратному каналу с искажениями, возникающими из-за помех, действующих в прямом и обратном каналах. 2 ил. (Л С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 06 F 15/20

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

IlO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4654698/24 (22) 22.02.89 (46) 23.11.92. Бюл. ¹ 43 (72) Л.С. Сорока, А.Л. Козлов, Ю,А. Голик, Г.И. Васильев и Н.В. Виноградов (56) Авторское свидетельство СССР № 1688699, кл. G 06 F 15/20, 1988.

Авторское свидетельство СССР № 1616378, кл, G 06 F 15/20, 1988. (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ

ПРОЦЕССА ПЕРЕДАЧИ ИНФОРМАЦИИ (57) Изобретение относится к специализированным средствам вычислительной техники и предназначено для моделирования процесса передачи информации. Цель изобретения — расширение функциональных возможностей устройства за счет моделирования процесса непрерывной передачи команд в командных радиолиниях с

Изобретение относится к специализированным средствам вычислительной техники.

Цель изобретения — расширение функциональных возможностей устройства за счет моделирования процесса непрерывной передачи команд в командных радиолиниях с информационной обратной связью.

На фиг. 1 приведена функциональная схема устройства для моделирования процесса передачи информации; на фиг. 2— функциональная схема блока управления работой формирователя квитанций.

Устройство содержит формирователь 1 команд, состоящий из генератора 2 интервалов команд, генератора 3 тактовых импульсов, элемента И 4, суммирующего информационной обратной связью. Цель изобретения достигается введением в формирователь команд первого и второго блоков памяти, в формирователь квитанций— элементов ИЛИ, элемента задержки, а также в устройство — триггеров, блока управления работой формирователя квитанций, элементов И, элемента ИЛИ-НЕ, элементов

ИЛИ и дешифратора. Сущность изобретения состоит в придании устройству возможности моделирования непрерывной передачи по прямому каналу на приемную сторону сигналов команд, имитируемых интервалами времени определенной длительности, с повторной передачей тех команд, квитанции на которые были приняты по обратному каналу с искажениями, возникающими иэ-за помех, действующих в прямом и обратном каналах, 2 ил, счетчика 5, элемента ИЛИ 6, первого 7 и второго 8 блоков памяти, формирователь 9 квитанций, состоящий из генератора 10 тактовых импульсов, вычитающего счетчика 11, первого 12, третьего 13 элементов ИЛИ, третьего элемента И 14, элемента 15 задержки, второго элемента ИЛИ 16, первый 17 и второй 18 генераторы импульсов помех, формирователь 19 импульсов, третий 20 и второй 21 триггеры, восьмой 22, второй 23, третий 24, четвертый 25 элементы И, второй

26 и первый 27 элементы ИЛИ, реверсивный счетчик 28, первый 29 и четвертый 30 триггеры, блок 31 управления работой формирователя квитанций, шестой 32, седьмой 33, первый 34, пятый 35 и девятый 36 элементы

И. элемент ИЛИ-НЕ 37, пятый 38, третий 39, 1777149 четвертый 40 элементы ИЛИ, дешифратор

41. В состав формирователя 9 квитанций входят также второй 42 и первый 43 элементы И.

Блок 31 содержит второй триггер 44, первый 45 и второй 4G элементы И, сумматор по модулю два 47, элемент НЕ 48, элемент ИЛИ 49, первый триггер 50, Генератор 2 интервалов команд вырабатывает импульсы, .интервалы времени между которыми соответствуют длительностям передаваемых команд (кодограмм) по прямому каналу. Эти импульсы формируются во время. действия высокого потенциала, подаваемого на вход запуска генератора 2.

Реверсивный счетчик 28 устройства осуществляет формирование двоичного кода числа кодограмм, переданных по прямому каналу(начиная с нулевой), на которые необходимо получить свертки (квитанции).

Эти двоичные числа преобразуются в позиционный код дешифратором 41. Позиционный код дешифратора 41 определяет адреса регистров первого 7 и триггеров второго 8 блока памяти формирователя 1 команд, в которые необходимо записать информацию соответственно о длительности передаваемой команды и о ее искажении или неискажении во время передачи по прямому каналу, По достижении определенного числа (когда блоки памяти 7 и 8 будут заполнены полностью) на выходе переполнения дешифратора 41 формируется высокий потенциал, прекращающий процесс передачи команд. Емкостью блоков 7 и 8 памяти моделируется емкость накопителей информации реальных систем.

Выходами блока 7 памяти и блока 8 памяти являютсл выходы соответственно нулевого регистра памяти блока 7 памяти и нулевого триггера блока 8. При появлении сигнала на их входах сдвига информация из

К-lo регистра памяти (триггера) переписыва ется в (К-1)-й.

Первыи 17 и второй 18 генераторы импульсов помех вырабатывают короткие по длительности случайные импульсы с определенными законами распределения вароятностей интервалов времени между соседними импульсами.

Формирователь 1 команд функционирует только в режиме моделирования непрерывной передачи команд, длительности которых в двоичном коде фиксируютсл суммирующим счетчиком 5. Формирователь 9 квитанций может функционировать в режиме моделирования передачи квитанций и в режиме моделирования повторной передачи команд, которые сами исказились под действием помех в прямом канале, или квитанций, на которые были искажены под действием помех в обратном канале.

Соответствующие инверсные динамические входы блоков 7 и 8 памяти, суммирующего счетчика 5, вычитающего счетчика

11, реверсивного счетчика 28, триггеров 20, 21, 29, ЗО, 50 и 44 означают, что эти элементы изменлют свои состояния по срезу сигналов, поступающих на эти входы, и по фронту сигналов, поступающих на их остальные входы.

Формирователь импульсов 19 формируеТ короткие по длительности импульсы во время действия на его вход среза импульса.

Времл задержки элемента задер>кки 15 определлется временам срабатыванил элементов И 36, ИЛИ-НЕ 37 и суммирующего счетчика 28.

Устройство работает следующим образом.

По сигналу "Пуск" обнуллются суммирующий счетчик 5, вычитающий счетчик 11 и реверсивный счетчик 28, а также регистры первого 7 и второго 8 блоков памяти, тригrep ЗО переводится в единичное состояние, а триггеры 20, 29 50 и 44 — в нулевое. При этом запускается генератор интервалов команд 2 и открывается элемент И 4, через который на суммирующий вход суммирующего счетчика 5 начнут поступать импульсы с выхода генератора 3 тактовых импульсов.

На выходе элемента ИЛИ 6 сформируется высокий потенциал, который откроет элемент И 34. При этом счетчик 5 путем подсчета числ". и и пул ьсов за интервал, формируемый генератором 2, производит фиксацию этого интервала. Если за этот ин тервал произойдет генерация импульсов генератором 17 импульсов помех, то при этом триггер 29 перейдет в единичное состояние, и результате чего произойдет фиксация иска>кения передачи команды по прямому каналу. В момент окончания формирования команды на выходе генератора 2 интервалов команд сформируетсл импульс, который первоначально запишет число о длительности этого интервала из счвтчика 5 в регистр

Vh О блока 7 памяти (в соответствии с адресом й: О, выработанным дешифратором 41).

50 Разрядные выходы регистра М 0 блока 7 памяти являются выходами блока 7 памяти.

В соответствии с адресом М 0 информация об искажении (символ 1) или неискажении

{символ О) с выхода триггера 29 записывается по тому же импульсу с выхода генератора

2 в триггер М О блока 8 памяти. После этого по срезу импульса от генератора 2 обнулится счетчик 5, счетчик 28 увеличит свое состояние на единицу, вследствие чего дешифратор 41 сформирует адрес, следую1777149

10

25

50

55 щей команды ЬЬ 1, триггеры 29, 50 и 44 установятся в нулевое состояние. 1(улевое или единичное одновременные состояния триггеров 50 и 44 соответствуют работе устройства в режиме моделирования передачи квитанции на переданные команды.

После передачи команды М О срез импульса от генератора 2 импульсов команд через элементы И 33 и ИЛИ 13 переписывает информацию из блока 7 памяти в вычитающий счетчик 11.

При этом единичными сигналами с выхода элемекта ИЛИ 12 и с выхода элемента

НЕ 48 открывается элемент И 43, через который на вычитающий вход счетчика 11 начинают поступать импульсы от генератора

10 тактовых импульсов. Происходит одновременная имитация передачи квитанции па команду ¹0 и команды N 1, информация о длительности которой и искажении или нсискажении ее запишутся соответственно . в регистр hL 1 блока 7 памяти и в триггер ¹

1 блока 8 памяти согласно алгоритму функционирования устройства, описанному выше. Если передача команды М О и квитанции на нее не были искажены, то на выходах блока 8 памяти, триггеров 20, 21 сформируются нулевые сигналы, вследствие чего откроется элемент И 25. По окончании имитации передачи квитанции на команду hL О на выходе формирователя 19 импульсов сформируется импульс, который пройдет через элемент И 25 и своим фронтом через открытый элемент И 36 произведет сдвиг информации из предыдущего регистра № 1 в выходной регистр № О в блоке 7 памяти, а также в блоке 8 памяти из триггера М 1 в выходной триггер М О. 8месте с этим этот импульс уменьшит состояние счетчика 28. Таким образом, команде ¹

1 присваивается № О.

Далее по срезу импульса, сформированного на выходе элемента И 25, в вычитающий счетчик 11 запишется информация о длительности команды ¹ 1 (которой теперь присвоен hh 0) и произойдет имитация передачи квитанции на нее по алгоритму функционирования, приведенному выше.

Если же во время передачи команды ¹

О, или другой любой команды, или квитанций на них произойдет сбой вследствие генерации импульсов помех соответствующими генераторами 17 или 18, то на выходе элемента ИЛИ 26 сформируется единичный потенциал, который откроет элемент И 24, через который импульс, сформированный формирователем 19 импульсов, переведет триггер 50 в единичное состояние, чем переведет формирователь 9 квитанций в режим повторной передачи команды., которая сама (или Gе eкз"-. т in,. .! !);:ыла искажена, а так>хе че„,ез элемент ИЛЛ 13 перепишет информацию о длительности этой команды из блока 7 памяти в счетчик

11. При этом откроется элемент И 42 и на вычитающий вход счетчика 11 станут поступать импульсы от генератора 3. Таким образом, будет произведена имитация повторной передачи команды, которая была искажена или сама, или квитанция на нее, Если во время имитации повторной передачи команды произойдет искажение ее вследствие генерации импульсов помех генератором 17 (при этом через открытый элемент И 22 импульсом помехи триггер 20 переводится в единичное состояние), то опять на выходе элемента И 24 сформируется короткий импульс после окончания имитации передачи команды, который через элемент И 45 поступает на инверсный счетный вход триггера 44 и переводит его в единичное состояние. При этом на выходе суммагора по модулю два формируется нулевой сигнал, означающий. что формирователь 9 квитанций переходит в режим имитации передачи квитанции на команду по приведенному выше алгоритму. При этом на выходе элемента НЕ 48 формируется единичный сигнал, открываюший элемент И 23, через который импульсы от генератора 18 импульсов помех могут перевести триггер

21 в единичное состояние. Объединенные сигналы наличия искажений в команде или квитанции на нее от триггеров 20 и 21 соответственно формируют единичный сигнал на выходе элемента ИЛИ 26. После этого импульс, сформированнь и формирователем 19 импульсов после имитации окончания передачи квитанции на команду, обнулит триггер 21, пройдя через элементы

И 24, И 46, ИЛИ 49, также обнулит триггер

20, пройдя через элемент И 45, переведет триггер 44 блока 31 в единичное состояние, а пройдя через элемент ИЛИ 13, опять перепишет в счетчик 11 информацию о длительности искаженной команды, чем повторится цикл имитации передачи искаженной команды. Так происходит до тех пор, пока не будет проимитирована неискаженная передача команды и квитанции на нее. После этого будет сформирован импульс на выходе элемента И 25, который разрешит имитацию квитанции на следующую команду.

Если же в блоках 7 и 8 памяти хранилась в регистре ¹ О и в триггере М О cooTBBTGTвенно информация только об одной команде (т.е. остальные регистры блока 7 и триггеры блока 8 памяти находятся в нулевом состоянии) и в данном состоянии на выходе элемента И 25 сформируется импульс, то on

1777149

20

40 предварительно обнулит счетчик 28, вследствие чего единичным сигналом с выхода элемента ИЛИ-НЕ 37 закроется элемент И

14, через который, а также через элемент

ИЛИ 13 на вход записи счетчика 11 этот импульс от элемента И 25 не пройдет, но он своим срезом произведет сдвиг информации в блоках 7 и 8 памяти. Таким образом, формирователь 9 квитанций будет находиться в режиме ожидания передачи квитанции на команду, длительность которой в двоичном коде формируется в счетчике 5, Если же, наоборот, блоки 7 и 8 будут заполнены полностью, то соответственно на выходе переполнения дешифратора 41 формируется сигнал, переводящий триггер

30 в нулевое состояние, который запрещает формирование импульсов генератором 2 интервалом команд, запирает элемент И 4 и открывает элемент И 32. После имитации в этой ситуации неискаженной передачи квитанции на очередную команду импульс с выхода элемента И 25 пройдет через элементы И 32 и ИЛИ 27 на инверсный динамический единичный вход триггера 30, чем переведет его в единичное состояние. После этого процесс непрерывной передачи команд будет продолжен.

Если какая-то команда была передана неискаженной, но свертка (квитанция) ее исказилась (триггер ?1 в единичном состоянии), то в этом случае также на выходе элемента И 24 формируется импульс, который производит повторную передачу этой команды.

Фо р мула изобретения

Устройство.для моделирования процесса передачи информации, содержащее реверсивный счетчик, первый и второй триггеры, первый и второй генераторы импульсов помех, с первого по пятый элемен.ты И, формирователь импульсов, два элемента ИЛИ, формирователь команд, состоящий из генератора интервалов команд, генератора тактовых импульсов, элемента

ИЛИ, суммирующего счетчика и элемента И, формирователь квитанций, состоящий из генератора тактовых импульсов, вычитающего счетчика, первого элемента ИЛИ, трех элементов И, в формирователе квитанций выход генератора тактовых импульсов соединен с первым входом первого элемента И, а разрядные выходы вычитающего счетчика подключены соответственно к входам первого элемента ИЛИ, в формирователе команд выход генератора тактовых импульсов соединен с первым входом элемента И формирователя команд, выход которого соединен с суммирующим входом суммирующего счетчика, разрядные выходы которого подключены соответственно K входам первой группы элемента ИЛИ формирователя команд, вход "Пуск" устройства соединен с первым входом первого элемента ИЛИ устройства и с первым установочным входом суммирующего счетчика, формирователя команд, выходы первого и второго генераторов импульсов помех соединены соответственно с первыми входами первого и второго элементов И устройства, выходы которых подключены к единичным входам соответственно первого и второго триггеров, прямой выход второго триггера соединен с первым входом второго элемента ИЛИ устройства, выход которого подключен к первому входу третьего элемента И и к инверсному входу четвертого элемента И устройства, выход формирователя импульсов соединен с вторым входом третьего и прямым входом четвертого элемента И устройства, о т л и ч а ющ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет моделирования процесса непрерывной передачи команд в ком íäíûõ радиолиниях с информационной обратной связью, оно дополнительно содержит третий и четвертый триггеры, блок управления работой формирователя квитанций, дешифратор, элемент ИЛИ-Н Е, с шестого по девятый элементы И, с третьего по пятый элементы

ИЛИ, формирователь команд дополнительно содержит первый и второй блоки памяти, формироватоль квитанций дополнительно содержит элемент задержки, второй и третий элементы ИЛИ, блок управления работой формирователя квитанций содержит два триггера, два элемента И, сумматор по модулю два, элемент ИЛИ и элемент НЕ, причем в блоке управления работой формирователя квитанций прямой выход первого триггера подключен к псрвому входу первоro элемента И и первому входу сумматора по модулю два, второй вход которого соединен с прямым выходом второго триггера, выход сумматора по модулю два подключен к входу элемента НЕ, выход которого соединен с первым входом, второго элемента И, выход которого подключен к первому входу элемента ИЛИ, а выход первого элемента И соединен со счетным входом второго триггера, в формирователе команд разрядные выходы суммирующего счетчика соединены соответственно с входами первой группы элемента ИЛИ, с информационными входами первого блока памяти, выходы, которого подключены соответственно к входам втоpoh группы элемента ИЛИ, выход генератора интервалов команд подключен к входу записи первого блока памяти, входу записи второго блока памяти и второму установоч177714Э

10 ному входу суммирующего счетчика, входы обнуления первого и второго блоков памяти объединены и соединены с входом "Пуск" устройства, в формирователе квитанций выходы первого и второго элементов И соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого подключен к вычитающему входу вычитающего счетчика, инверсный дифференциальный вход записи которого подключен к выходу третьего элемента ИЛ И формирователя квитанций и первому входу третьего элемента ИЛИ устройства. выход которого подключен к инверсному дифференциальному нулевому входу второго триггера устройства, выход элемента задержки . формирователя квитанций подключен к прямому входу третьего элемента И формирователя квитанций, выход которого соединен с пеовым входом третьего элемента

N;iN формирователя квитанций, установочный вход вычитающего счетчика которого, установочный вход реверсивного счетчика устройства и первый вход четвертого элемента ИЛИ устройства объединены и подключены к входу "Пуск" устройства, выход четвертого элемента ИЛИ устройства соединен с инверсным динамическим нулевым входом первого триггера устройства, прямой выход которого подключен к информационному входу второго блока памяти формирователя команд, выход которого соединен с первым входом пятого элемента И устройства, выход которого подключен к второму входу второго элемента ИЛИ устройства, третий вход которого соединен с прямым выходом третьего триггера устройства, инверсный динамический нулевой вход которого соединен с выходом элемента

ИЛИ блока управления работой формирова.теля квитанций, инверсные динамические нулевые входы первого и второго триггеров и второй вход элемента ИЛИ которого объединены и подключены к выходу пятого элемента ИЛИ устройства, первый вход которого и инверсный динамический единичный вход четвертого триггера устройства подключены к выходу первого элемента

ИЛИ устройства, второй вход которого соединен с выходом шестого элемента И устройства, первый вход которого подключен к инверсному выходу четвертого триггера, прямой выход которого соединен с вторым входом элемента И и входом запуска генератора интервалов команд формирователя команд, выход генератора интервалов команд соединен с суммирующим входом реверсивного счетчика устройства, с вторым входом четвертого элемента ИЛИ устройства и с первым входом седьмого элемента И устройства, выход которого подключен к второму входу пятого элемента ИЛ И устройства и к второму входу третьего элемента .

ИЛИ формирователя квитанций, третий вход которого соединен с выходом третьего элемента И устройства, вторым входом второго элемента И и инверсным динамическим единичным входом первого триггера блока управления работой формирователя квитанций, выход сумматора по модулю два которого подключен к первому входу второго элемента И формирователя квитанций и к первому входу восьмого элемента И устройства, выход которого соединен с единичным входом третьего триггера устройства, а второй вход восьмого элемента И устройст ва соединен с выходом nepaoro генератора импульсов помех, выход элемента НЕ блока управления работой формирователя квитан20 ций соединен с вторым входом второго злемента И устройства, вторым входом первого элемента И формирователя квитанций, вторым входом пятого и первым входом девятого элементов И устройства, выход

25 которого подключен к второму входу шестого элемента И устройства, входам управления считыванием информации первого и второго блоков памяти и к вычитающему входу реверсивного счетчика устройства, разрядные выходы которого подключены

30 соответственно к входам дешифратора и входам элемента ИЛИ-НЕ, выход которого соединен с вторым входом седьмого элемента И устройства и инверсным входом третьего элемента И формирователя квитанций, второй вход второго элемента И которого подключен к выходу генератора тактовых импульсов, формирователя команд, выход генератора интервалов команд

ro элемента ИЛИ устройства, а выход элемента ИЛИ формирователя команд подключен к второму входу первого элемента И устройства, выход первого элемента

ИЛИ формирователя квитанций подключен к третьим входам первого и второго элементов И формирователя квитанций и к входу формирователя импульсов, выход которого соединен с вторым входом третьего элемента ИЛИ устройства, выход четвертого элемента И устройства подключен к второму входу девятого элемента И устройства, sxoду останова генератора тактовых импульсов формирователя квитанций, к входу элемента задержки формирователя квитанций и к третьему входу пятого элемента ИЛИ устройства, К выходов дешифратора соединены соответственно с адресными входами первого и второго блоков памяти (где К— число адресных входов), а (К+1)-й выход де50

40 которого соединен с третьим входом перво12

1777149

0Ьг1 л. 22 йиг.2

Составитель 8.Фукалов

Техред М. Моргентал Корректор С,Пекарь

Редактор Г.Бельская

Заказ 4123 Тираж Подписное

8НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101 шифратора подключен к нулевому входу ственно к информационным разрядным четвертого триггера устройства, выходы входам вычитающего счетчика формировапервого блока памяти подключены соответ- теля квитанций.