Устройство для управления тиристорным преобразователем

Устройство для управления тиристорным преобразователем

Иллюстрации

Показать все

Реферат

 

Сущность изобретения: устрой- ,ство содержит вычислитель (2), счетчик (10), элемент задержки (4), RS-триггер (6), элемент И (8), дешифратор (7), двухканальный коммутатор (11), управляемый инвертор кода (14) и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (gg)g Н 02 М 7/12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ:

Н А BTOPCHOlVIV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) (21) 4819780/07 (22) 04.03.90 (46) 23.11.92.Бюл. Р 43 (71) Ленинградский электротехнический институт им,В.И.Ульянова (Ленина) и Ленинградское, научно-производственное объединение "Электронмаш" (72) А.А.Иванов, И. П.Игнатьев, Б.Г.Коровин, А.Ю.Омельченко, Д.В.Судаков и B.È.ÖBåòêîâ (56) 1. Авторское свидетельство СССР

Г 909791, кл. Н 02 М 7/12, 1981.

2.Авторское свидетельство СССР

t 1019573, кл. Н 02 М 7/12, 1982. (5") УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ТИРИСТОРНЫИ ПРЕОБРАЗОВАТЕЛЕМ

Изобретение относится к электро, технике и может быть использовано в системах микропроцессорного управления тиристорными преобразователями для электроприводов постоянного тока с целью линеаризации характеристик звена тиристорный преобразовательдвигатель в электроприводе.

Известно устройство для линеаризации характеристики ТП Ilj, содержащее блок синхронизации, RS-триггер, генератор тактовой частоты, блок кольцевых регистров, блок сравнения и два счетчика, обеспечиваю" щее кусочно-линейную аппроксимацию нелинейной зависимости характеристики

ТП-нагрузка.

Недостаток устройства - быстрый рост числа элементов схемы и ее черезмерное усложнение и уменьшение надеж„„ЯЦ„„1777217 А1 (57) Сущность изобретения: устрой,ство содержит вычислитель (2), счет" чик (10), элемент задержки (4), RS-триггер (6), элемент И (8), дешифратор (7), двухканальный коммутатор (11), управляемый инвертор кода (14) и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (13). Цель достигается за счет вычисления кода угла управления тиристор" ным преобразователем с использованием табличных значений обратной нелинейности звена тиристорный преоб разователь - нагрузка, являющейся функцией суммы кода задания и кода

ЭДС нагрузки. 7 ил. ности при увеличении числа участков аппроксимации.

Этот недостаток преодолен в устрой-; стве-прототипе $2), которое по технической сущности наиболее близко к предлагаемому устройству. Устройство-прототип содержит простейший вычислитель, включающий блок совпадения, выходы которого соединены с входами блока памяти. Характеристика, записанная в блоке памяти вычислителя, компенсирует нелинейность эве" на ТП-Н в области непрерывных токов (РНТ). В этом смысле устройство-прототип является частным случаем устройств управления тиристорным преобразователем и двигателем, также содержащими вычислители с блоками памяти, но использующими микропроцессоры для реализации более слож1777217 ных арифметических функций. Информационные входы блока совпадения в устройстве-прототипе служат для за дания кода управления, а управляющий вход блока совпадения и вход элемента задержки соединены и являются входом синхронизации, выход элемента задержки соединен с S-входом RS-триггера, R-вход которого подключен к вы- 10 ходу дешифратора, а прямой выход соединен с одним входом элемента И, другой вход которого предназначен для подачи импульсов тактовой частоты, выход элемента И соединен со счет ным входом счетчика, к входам записи которого подключены выходы блока памяти, к стробирующему входу счетчика подключен выход элемента задержки, выходы счетчика связаны с входом дешифратора.

Недостаток устройства-прототипа в том, что оно не обеспечивает линеаризацию характеристики ТП в области прерывистых токов, что снижает точ- 25 ность управления преобразователем, и не обеспечивает управления реверсив-

/ ным ТП, это ограничивает функциональ" ные возможности устройства.

Целью изобретения является повы- gg шение точности и линейности характеристик устройства. . Эта цель достигается тем, что в устройство введены вычислитель, сумматор, управляемый инвертор кода, 35 элемент ИСКЛВЧА!ОЦЕЕ ИЛИ и двунаправленный коммутатор, выходы которого являются выходами устройства, управляющий вход коммутатора соединен со знаковым входом кода задания устрой- 40 ства, а информационный вход - с выходом дешифратора, первый и второй входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно со знаковыми входами кода задания и кода ЭДС уст- 45 ройства, выход элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ соединен с управляющим входом 1 инвертора кода и входом переноса сумматора, информационные входы инвертора кода подключены к информационным входам кода ЭДС устройства, а выходы инвертора кода соединены с информационными входами сумматора, . выходы которого подключены к первой . группе I< информационных входов вычислителя, вторая группа I информационных входов вычислителя подключена к информационным входам кода задания устройства, вход прерывания

tNT вычислителя соединен с входами синхронизации устройства, магистраль адреса данных вычислителя соединена с входами-выходами элемента памяти и входами записи счетчика, причем вычислитель обеспечивает функциональную зависимость между сигналами на информационных входах It, I и сигналом ДО на входах записи счетчика, работая по алгоритму фиг.3.

Ка фиг.1 представлена блок-схема предлагаемого устройства; на фиг.2нелинейные характеристики звена ТП-Н на фиг.3 - блок-схема алгоритма, реализуемого вычислителем; на фиг.4— структурная схема вычислителя с элементом памяти; на фиг.5 — временная диаграмма работы устройства; на фиг.6 - приниципиальная схема инвертора кода и сумматора; на фиг.7принципиальная схема двухканаЛьного коммутатора.

Предлагаемое устройство содержит вычислитель 2, в состав которого входит однокристальная ЭВМ, элемент памяти 3, счетчик 10, дешифратор 7, элемент задержки 4, RS-триггер 6, элемент И 8, двухканальный коммутатор 11, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 13, управляемый инвертор кода 14, сумматор 15, вход 5 синхронизации устройства, вход 9 тактовой частоты, вход

12 знака кода управления, вход 16 знака кода ЭДС, информационные входы 17 абсолютной величины кода ЭДС, информационные входы 1 абсолютной величины кода управления, выходы 18 и

19 устройства, на которых появляются импульсы зажигания тиристоров.

В статическом состоянии первая группа информационных входов I однокристальной ЭВИ 2 соединена с выходами сумматора 15, вторая группа информационных входов I< - с информационными входами 1 абсолютной величины кода управления устройства, вход прерываний вычислителя 2 соединен с входом элемента задержки 4 и входом

5 синхронизации устройства, магистраль адреса данных вычислителя через порты ввода-вывода соединена с входами-выходами элемента памяти 3 и входами ДО записи счетчика 10, стробирующий вход которого соединен с

S-входом RS-триггера 6 и выходом элемента задержки 4, выход счетчика 10 соединен с входом дешифратора 7, выход которого .соединен с информацион5 1// ным входом двунаправленного коммутатора 1} и 1 .-входом триггера 6, выход триггера 6 соединен с первым входом элемента И 8, второй вход которого предназначен для подачи им-пульсов тактовой частоты с входа

9 устройства, вход знака кода управления 12 устройства соединен с управляющим входом двунаправленного коммутатора 11, вход знака кода ЭДС 16 соединен с входом элемента 13 ИСКЛЮЧАЮЩЕ ИЛИ, выход которого соединен с управляющим входом управляемого инвертора кода 14 и входом переноса сумматора 15. Входы 17 абсолютной величины кода ЭДС соединены с информационными входами управляемого инвер-. тора кода 14, выходы которого соединены с информационными входами сумматора 15.

Устройство компенсирует нелинейность звена ТП-Д, которая в режине непрерывного тока (PHT) определяется зависимостью (5). — sin sin (Ъ + — -) — Е, /11 m а в режиме прерывистого тока (РПТ) зависимостью sin <-- sin(W + †-) (2) где 1 = К„Т„/Е„„ — относительное среднее значение тока звена ТП-Н;

g = Е)!/E относительное значение ЭДС нагрузки;

- угловая длитель-, ность импульса тока.

Если принять естественное допуц)ение, что максимальное значение тока мо„ может иметь место при ф\

)!

V и =0, то мин 2 m

m, )!

1 — sin — — = К; I ))! «Y)! m m ф м0кс m7217

Для получения линейной зависимос- . ти i = V,;N!I, где NI1 — код управления в устройстве, необходимо реализовать обратную нелинейность

Г )! ° N + +Ье

Ы = К I! — — — — arcsin ! 1

m >макс

„(3), %

46!

1 — sin — — (11 + — -)(2 2

1 е1

Соя О(.в!О(Ю+ % 9 ) Р 9!П (Ь вЂ” 8)) + E (о-!) - 0; (За) 66 . где D = ехр (- фсед9);

8 = arctg Я,Т .- тангенс угла нагрузки; где N макс = Nq макс NE макс

=, y, )у — код угла управления ТП;

К p — код ЭДС нагГ."зки;

К Кс — масштабные коэФфи циенты.

15 Нелинейная зависимость (3) является функцией суммы двух аргументов

N и N<. Вид этой зависимости приведен на фиг.2. Точная граница между РНТ и РПТ определяется пунктирной

20 линией на фиг.2. При компенсации статической нелинейности эа границу режимов PHT и РПТ можно принять горизонтальную прямую N г (э) (фиг.2), ордината которой соответствует точ25 ной границе при Я = О. Из фиг.2 видно, что в РПТ при N „„c N> г (о) значение кода угла N+, отлйчается от значения N, определенного для PHT ! при том же значении аргумента, на

30 величину поправки QN!.

Поправка QN!), вычисляется по таблично-заданной кривой, как и само значение Ny, вычисляемое по табличнозаданной зависимости (3). Однако, если зависимость (3) кода угла N от кодов Н ч и И выражается явно . формулой (3), то вычисление поправки 6 N более сложно. п Зависимость между током i > ТП,, ЭдС нагрузки и углом управления

РПТ задается системой трансцендентных уравнений

1777217

М„- М„= f ((М, Ng), (36) 25 ф г

I Гл II гдеМ = K (tI

Э Р(m

М + Ма1

arcsin к„,") — значение кода угла,со- 30 ответствующее PHT.

Программа, производящая указанные вычисления, написана на Фортране и выполняется на машине CM. В предлага- 35 емом устройстве используется только зависимость 5 М, = f, (N,N<).

Вообще говоря 1II N зависит от

N ч и N<, однако на практике влиянием N< можно пренебречь и опреде -- 40 лять 6N из однопараметрической табличной зависимости h N

= f (М „ (o) — Мч1, при N< = О.

При задании аргумента в виде N>I-(o)-М ", обеспечивается гладкая стыковка 45 нелинейности в PHT и РПТ, что дает выигрыш в точности, значительно превышающий уменьшение точности, вызванное неучетом зависимости Ь М„„ от М .

Таким образом в памяти вычислите- 50 ля 3 заносятся две зависимости

Na

N К = и — — — — arcsin — ——

m Мм

Й) 55

Щ„, = К (N „, (О)-N>1

Т - электромагнитH ная постоянная звена ТП-Д;

Ы, - yI mosaic 4acToTa 5 сети.

Система уравнений (За) не имеет аналитического решения, поэтому нельзя в явной форме получить зависимость N = f (i, E, ) или подобную ей в масштабе зависимость М-у = f (Ny.Np).

Эта зависимость в табличной фор,ме получается с помощью вычислитель-. ной программы, которая вычисляет значение из второго уравнения (За) по заданным О и :

- вычисляет значение i по значениям О, K Ъ 1

- строит таблицу зависимости О

= f (icp с ) и подобную ей таблицу

N 1У = f (Ng, Ng)q

- вычисляют поправку

Ф р

=Z К„(и, Io) - „1" для РПТ где NA= N> + N<, g„— коэффициенты полинома Чебышева, которыми аппроксимируется табличная зависимость функции попра.вки. Первая зависимость используется как в РНТ,так и в РПТ.

Адрес Формируется с использованием элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13, управляемого инвертора 14 и сумматора 15.

Алгоритм формирования адреса можно представить выражением

М4 = !!МАЙ + Яз IN !1

1 при sgn М„= sgn М где с1

5 — 1 при sgn N g sgn N

Е э

Значению = 1 соответствует логический "О" на выходе элемента 13, а

qs = -1 - логическая "1" на этом выходе. Такое формирование адреса повышает точность реализации функции арксинуса при неизменном объеме памяти устройства °

Константы: N> = К (и — --- ) и

° г II ън

N) „(0) записаны в ячейки элемента памяти 3, N> 2" — нормирующий множитель; и — число разрядов машинного слова без знака. Табличные зависимости arcsin N, (О)-N>) хранятся в элементе памяти З.Адреса обращения к

Этим зависимосIRM формируются вычислителем 2 в соответствии с программой работы устройства, хранящейся в элементе памяти 3, Устройство работает следующим образом.

Выпрямительный или инверторный режим работы ТП определяется с помощью элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13 на входы 12 и 16 которого поданы знак кода задания N и знак кода N< ЭДС нагрузки. Элементы 13 - 15 формируют слагаемое q<(МЕ1 кода адреса в Л машинном формате. Если знаки кодов

М ч u N g на входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13 совпадают (q =1), то на выходе элемента 13 устанавливает"..

1 ся уровень логического нуля и.код а.бсолютной величины ЭДС М (, поступающий с входов 17 устройства, проходит без изменений через управляе.9 мый инвертор кода 14 на вход сумматора 15 и далее без изменений - на выход сумматора 15, так как на вход переноса сумматора поступает логический 0 с выхода элемента 13.

Сказанное соответствует формированию кода адреса в ОЭВИ 2

ы„= IIN)(- 1, I NKII = (1ы„(+

+ 1g((при q = 1.

Если знаки кодов N и N на входах элемента 13 не совпадают (q =

= -1), то на выходе элемента 13 устанавливается уровень лог.1 и код

I Ng(преобразуется инвертором кода

14 в обратный код. Пусть, например, на .входах 17 имеет место код IN (=00100110, на выходах элемента 14 будет обратный код 1ИД = 11011001, на выходах сумматора 15 - дополнительный код (И (= 1Nelo+ 1

= 11011010, так как к входу переноса сумматора 15 поступает лог.1 с выхода 13. Теперь ОЭВИ 2 сформирует код адреса

NA I(N)I + qg INK((I(N$ I +lNglg1 при (15 = -1, так как сложение с дополнительным кодом и вычитание - эквивалентные операции в машинном формате.

На фиг.б приведена схема, реализующая это преобразование и состоящая из инвертора кода 14 на микросхеме К155 ЛП5 и сумматора 15 на микросхеме К155 ИИ3., Если на выходе элемента 13 имеет место логическая

"1", что соответствует несовпадению знаков N 1 и N<, то код (N<(преобразуется инвертором кода 14 в обратный код и поступает на сумматор 15, где по входу переноса к нему добавляется "1" и с выходов 20 на входы

I вычислителя поступает значение

N< в дополнительном коде.

Алгоритм работы вычислителя приведен на фиг.3. В блоке 1 алгоритма а опрашиваются группы It и Е входов вычислителя и формируются коды (Е

5 1 16! (Е2) INq(, в блоке 2 определяется режим тока и для РПТ формируется адрес AP таблицы полиномиальной функции поправки в блоке 3, а в блоке 4 из таблицы поправки. раз;

7217

10 мещенной в элементе памяти 3 иэ<»«ается значение поправки. Следует подчеркнуть, что поправку можно как вычислять из формулы (4), так и определять по таблице, хотя на практике принят последний способ для экономии процессорного времени. Далее определяется в блоке 5 адрес таблицы арк1р синуса для РНТ в блоке 6 вычисляется значение кода угла Ny с использованием таблицы арксинуса, размещенной в элементе памяти 3, а в блоке 7 оно передается на входы ДО запи15 си счетчика 10. Таким образом вычислитель 2 обеспечивает требуемую функциональную зависимость между кодом угла N и кодом задания N . Из-за ограниченного быстродействия вычис20 лителя код угла N> формируется с некоторой задержкой относительно начала программы вычислителя, определяемого импульсами синхронизации с входа 5, формирующимися при переходе

25 напряжения сети через ноль и гоступающими на вход прерывания вычислителя. Для исключения возможного допол-. нительного запаздывания на период прерывания в устройстве предусмотрен

30 элемент 4 задержки, который задерживает импульсы с входа 5 на время

Oq (см.фиг.5>r), превышающее время выполнения программы вычислителя. . благодаря этому в каждом цикле рабо= ты устройства используется значение, вычисленное в этом же цикле. Код N связанный пропорциональной зависимостью с углом управления, является сигналом управления преобраэовате40 лем.

Этот сигнал подается на преобразователь код-временной интервал, реализованный на счетчике 10, дешифраторе 7, триггере 6 и элементе И 8.

Преобразователь код-временной интервал осуществляет преобразование кода N> управления преобразователем в фазовый сдвиг импульсов управления

ВП следующим образом.

Импульсами с выхода элемента 4 задержки код И с выхода блока 3 вычислителя записывается в счетчик 10, и одновременно устанавливается триггер 6. Тем самым разрешается поступ% ление импульсов тактовой частоты с входа 9 (см.фиг.5,д) через элемент

И 8 на вычитающий вход счетчика 10.

Содержимое последнего начинает ступенчато-линейно уменьшаться (см.

1777217

Фиг,5,з), т.к. код N>., записанный в счетчик 10, через равные промежутки времени, определяемые периодом тактовой частоты, уменьшается на единицу и сравнивается с состоянием ноль.

При достижении счетчиком. этого состояния, т.е. состояния, при котором на всех его выходах присутствует уровень лог.0, на выходе дешифратора 10

7 в момент времени t (см.фиг.5 з) появляется выходной импульс, который сбрасывает триггер 6, запрещая тем самым поступление импульсов тактовой частоты на сЧетчик 10. Состояние пос- 15 леднего фиксируется на уровне О. чем больше будет значение кода N» тем больше будет в результате фазовый сдвиг импульсов управления ВП. Иаксимальное значение кода N на выходе ®

n-( блока 3 вычислителя 2, где n— разрядность кода М и счетчика 10.

Выходной импульс дешифратора 7 через двухканальный коммутатор 11, в завр1симости от знака кода задания и3, 25 подается либо на выпрямительную группу ВП через выход 16 (см.фиг.5,e), либо на инверторную группу ВП через выход 17 (см.фиг.5,ж).

На фиг.5 проиллюстрирована также 30 работа устройства при различных значениях кода задания в выпрямительнОм и инверторном режимах.

Для наглядности допустим, что

ЭДС нагрузки с- 0 имеет постоянное значение (см.фиг.5,а). Предположим, что в период времени t>- t код задания N g > О, Та к как зна к кода задания и ЭДС нагрузки совпадают, то импульсы зажигания подаются на груп- 40 пу тиристоров, работающую при -данном знаке ЭДС в выпрямительном режиме. Допустим, что принятому значению ЭДС нагрузки Я о 0 соответствует кривая 1 Фиг.5 и значение. кода 45

ynравления .N 1 ° Этому значению кода управления соответствует код угла который определит угол управления 01 и, следовательно, ток ТП с (см.фиг.5,б).

При изменении знака кода задания

Ич на обратный (период времени

t - t5, см.фиг.5) знак ЭДС нагрузки и кода задания не будут совпадать..

Импульсы зажигания при этом будут подаваться на другую группу тиристо" ров, которая при принятом значении

ЭДС нагрузки будет работать в инверторном режиме. В этом случае получим новые значения кода угла упр;,вления N >> и угла управления О

Так как в блоке памяти вычислителя занесена зависимость И,1р =- F (IJ,N ), обратная зависимости тока ТП от угла управления и ЭДС нагрузки

= F (9,Я), то среднее значенйе тока в этом случае будет сохранено, Ибо после линеаризации нелинейной двухпараметрической зависимости i р =

= Р(Ф,Е) при любом значении ЭД1 нагрузки сохраняется соотношение i >

К,N ).

На фиг.4 показан пример реализации вычислителя, в состав которого входят однокристальная ЭВИ 2 серии

КР1816 ВЕ51 и элемент памяти на запоминающем устройстве КР537 РУ8.

Двухканальный коммутатор (см.фиг.7) состоит из логических элементов ИНЕ, общий вход которых является входом двунаправленного коммутатора, стробирующий. вход одного из элементов И-НЕ подключен прямо к входу управления 12 двухканального коммутатора, а стробирующий вход второго логического элемента подключен к нему через инвертор. Двухканальный коммутатор 11 пропускает импульсы управления ТП, поступающие на его вход с выхода дешифратора 7, на один из выходов 18 или 19 в зависимости от сигнала на входе 12.

Остальные блоки предлагаемого устройства реализованы на следующих элементах: суммирующий счетчик 10 и дешифратор / на микросхемах К155

ИЕ7, причем выходом дешифратора является выход переноса счетчика, находящегося в старшей позиции; RS-триггер К155 ТИ2; элемент 8 И - K155 ЛАЗ; элемент задержки л - K155 АГЗ.

Технический эффект от внедрения предлагаемого изобретения состоит в том, что заявляемое устройство обеспечивает получение линейной ста--. тической характеристики ТП как в области непрерывных, так и в области прерывистых токов, в отличие от прототипа, обеспечивающего линеаризацию только в области непрерывного тока.

К тому же точность линеаризации характеристик ТП у заявляемого устройства выше, чем у прототипа, поскольку в заявляемом устройстве учитывается зависимость тока преобразователя от двух переменных - угла управления и ЭДС нагрузки, у прототипа

17772>7 используется зависимость от одной переменной - угла управления. При этом максимально достижимое увеличе- . ние точности линеаризации при большом диапазоне изменения ЭДС составляет около 50>. Точность линеаризации ограничивается .лишь приемлемым объемом блока памяти и при данном объеме ПЗУ, равном 4Кх8, не ниже 2 .

Все это позволяет увеличить полосу пропускания и улучшить динамические характеристики привода, а при использовании на базовом объеме позволяет повысить производительность 35 станка. формула изобретения

Устройство для управления тиристорным преобразователем, содержащее 20 элемент памяти, счетчик, выход которого соединен с входом дешифратора, элемент задержки, вход которого соединен с входом синхронизации устройства, а выход - со стробирующим r входом счетчика и S-входом RS-триггера, R-вход которого соединен с выходом дешифратора, элемент И, первый вход которого соединен с прямым выходом RS-триггера, второй вход - с 30 тактовым входом устройства. и выход - со счетным входом счетчика, о т л и ч а ю щ е е с я тем, что, с целью повышения точности и линейности характеристики устройства в Раз- 35 личных режимах работы, в него введе- " ны вычислитель, сумма тор,управляемый инвертор кода, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и двунаправленный коммутатор, выходы которого являются выходами устройства,. управляющий вход коммутатора соединен со знаковым входом кода задания устройства, а инфор. мационный вход - с выходом дешифратора, первый и ьторой элементы ИСКЛОЧАЮЩЕЕ ИЛИ соединены соответственно со знаковыми входами кода задания и кода ЭДС устройства, выход элемента ИСКЛЮЧА!ОЩЕЕ ИЛИ соединен с управляющим входом инвертора кода и входом переноса сумматора, информационные входы инвертора кода подключены к информационным входам кода ЭДС устройства, а выходы инвертора кода соединены с информационными входами сумматора, выходы которого подключены к первой группе I информационных входов вычислителя, вторая группа I информационных входов вычислителя подключена к информацион= ным входам кода задания устройства, .вход прерывания INT вычислителя соединен с входом синхронизации устройства, магистраль адреса-данных вычислителя соединена с входами-выходами элемента памяти и входами запи— си DO-счетчика, причем вычислитель обеспечивает пропорциональную функциональную зависимость между сигналом на информационном входе I< и током тиристорного преобразователя, 177721.7 яц, mac, фон 5

1777217

1777217

K(5514%>

1777217

Клаб/3ДЪ

Составитель А. Иванов

Редактор И. Кузнецова Техред И. Иоргентал Корректор Н.Ревская Заказ 4126 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открмтиям при ГКНТ СССР

113035, Москва, Ж-35,, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101