Устройство для умножения квадратных матриц картин- изображений

Устройство для умножения квадратных матриц картин- изображений

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах оптической обработки информации , предназначенных для решения обработки двумерных массивов цифровых данных изображений, а также для многоканальной обработки сигналов. Целью изобретения является упрощение аппаратуры. Поставленная цель достигается тем, что устройство содерж г множительный блок, картинный накапливающий сумматор, блок управления, два двумерных параллельных регистра сдвига 1 з п ф-лы, 7 ил., 1 табл.

COlO3 СО В ЕТС КИ Х

СОЦИАЛ ИСТИЧЕ С К ИХ

РЕСПУБЛИК (5t)c G Об F 1/04, 15/347

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНт СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4735441/24 (22) 07.07;89. (46) 15.12,92. Бюл.¹ 46 (71) Винницкий политехнический институт (72) B.Ã.Êðàñèëeíêî и Н.И.Заболотная (56) Авторское свидетельство СССР

N1427394,,кл. G 06 6 9/00. 1987.

Патент CUiA

N 4667300, кл. 0 06 F 7/56. 1987

Патент Сц А № 4800519, кл, G 06 G 9/00, 1989, (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ КВАДРАТНЫХ МАТРИЦ КАРТИН-ИЗОБРАЖЕНИЙ

Изобретение относится к вычислительной технике и может быть применено в устройствах оптической обработки информации, гредназначенчых для решения обработки двумерных MclccMBQB цифровых данных изобра>кений а также для многоканальн >й обработки сигналов.

Целью изобретения является упрощение аппаратурной реализации. ю

На фиг. 1 приведена структурно-функциональная схема устройства: на фиг. 2— структурная схема картинного накапливающего сумматора: на фиг. 3 - функциональная схема комбинаци >нного узла картинного типа и блока D-триггеров картинного типа; на фиг. 4 — пример конструктивного вь полнения картинного накапливающэ о сумматора на фиг. 5 — функциональная ":<ема блока правления; на фиг. 6 — пример выполнения перемножения матриц А = 1ац и В fb;) (i == 1, ...3. j = 1...3); на фиг. 7 — временные диа раммы работы блока управле ия устройств:., 1

SU „1781679А1 (57) Изобретение относится к вычислительной технике и может быть использовано в устройствах оптической обработки информации, предназначенных для решения обработки двумерных массивов цифровых данных изображений, а также для многоканальной обработки сигналов, Целью изобретения является упрощение аппаратуры.

Поставленная цель достигается тем, что устройство содержиг множительный блок, картинный накапливающий сумматор, блок управления, два двумерных параллельных регистра сдвига. 1 з,п,ф-лы, 7 ил., 1 табл. :

-Устройство для перемножения квадратных матриц картин-йзображений (фиг. 1) co- ( держит первый 1 и второй 2 двумерные параллельные регистры сдвига, параллельные оптические входы которых являются соответственно первым 3 и вторым 4 параллельными оптическими входами устройства, параллельные выходы связаны соответственно с первым и втсрым параллельными входами множительного блока 5, выполненного в виде матрицы ло- 0 гических 6 элементов И, оптически связанной своим выходом с параллельным . К ) оптическим входом картинного накапливающего сумматора 7, картинные оптические входы 8о. 81, ... Sn-1 предварительной уста° Ъ новки в дополнител ный электрический управляющий вход 9 которого являк>тся соответственно дополнительными картинными оптическими и электрическими управляющими входами предварительной установки устройства, «ход 7> установки нуля и вход 7z разрешения счета картинного нак .11ливàloùåãî сумматора 7 связаны соот1781679 ветственно с тринадцатым 10 э и четырнадцатым 10м выходами блока управления 10, первые шесть 10<-10е и вторые шесть 10т—

10 выходов блока управления 10 связаны с шестью управляющими входами соответственно первого 1 параллельного двумерного регистра сдвига 1>, 1z, 1з, 1а 1, 1g и второго параллельного двумерного регистра сдвига 21. 2г, 2з, 24, 2г, 2в. первый и второй входы блока управления 10 являют- 10 ся соответственно входом 11> выбора функционального преобразования устройства и входом 112 запуска устройства, (n+ 1) параллельные оптические выходы 12о, 12, „, 12, картинного накапливающего сумматора 7 являются картинными оптическими выходами устройства, Для понимания, логики работы картинного накапливающего сумматора 7 приведена его структурная схема (фиг, 2), содержащая и картинных оптических входов 80, 8>... „8л-1 предварительной установки, связанных с первыми параллельными оптическими входами соответствующих картинных оптических элементов 13о, 131..., 13л1 ИЛИ, вторые входы которых связаны с соответствующими выходами 12о, 121...„12л-1 картинного накапливающего сумматора 7, а выходы связаны с соответствующими и входами, начиная со второго, комбинационного узла 14 картинного типа, содержащего (n

+ 1) картинных оптических элементов "И" соответственно 15п, 15>, „„15n и и картинных сумматоров 160, 161... 16п 1 по модулю два, первый картинный оптический вход комбинационного узла 14 картинного типа является параллельным оптическим входом картинного сумматора 7, и первых картинных оптических выходов комбинационного узла 14 картинного типа связаны с соответствующими и информационными картинными оптическими входами и D-триггеров 17о, 171, ..., 17л-1 картинного типа, выходы которых соединены с соответствующими и картинными оптическими выходами 12о, 121, ...12л-1 картинного накапливающего сумматора 7,(n+1)-й картинный оптический выход комбинационного узла 14 картинного типа связан с выходом 12, переноса картинного накапливающего сумматора 7, вход сброса комбинационного узла картинного типа связан с входом 7 установки нуля картинного накапливающего сумматора 7 и с первым входом логического элемента ИЛИ-НЕ

18, первые управляющие входы и D-триггеров 17о, 171, ..., 17л-1 картинного типа соединены с выходом логического элемента

ИЛИ-НЕ 18, вторые управляющие входы соединены с вторым входом логического элемента ИЛИ-НЕ 18 и являются входом

55 разрешения счета 7г картинного накапливающего сумматора 7, первые картинные оптические входы (и + 1) картинных оптических элементов "И" комбинационного узла

14 картинного типа соответственно 15о, 151, ..., 15п связаны с соответствующими (и + 1) картинными оптическими входами комбинационного узла 14 картинного типа. Каждый из и картинных входов, начиная со второго, комбинационного узла 14 картинного типа связан с первыми входами соответствующих и картинных сумматоров 16о, 161, ..., 16n-1 по модулю два, картинные оптические выходы первых и картинных оптических элементов И соответственно, 15о, 15>,..., 15>-> связаны с соответствующими вторыми картинными оптическими входами картинных сумматоров 16о, 161, „„16л-1 по модулю два и с вторыми картинными оптическими входами последующих 15о, 15>, „„

15П картинных оптических элементов "И", картинные оптические выходы и картинных сумматоров 16о, 161, ..., 16л-1 по модулю два связаны с и первыми картинными оптическими выходами комбинационного узла 14 картинного типа, (n + 1)-й выход которого связан с картинным оптическим выходом (и

+ 1)-го 15п картинного оптического элемента

И, Функциональная схема комбинационного узла 14 картинного типа и блока Dтриггеров 17о, 17>, „., 17,-1 картинного типа приведена на фиг. 1, где каждый из (n + 1) элементов И картинного типа 15о, 151. „.„

15л с первым и вторым оптическими картинными входами и оптическим картинным выходом может быть выполнен в виде оптически управляемого транспаранта, соответственно с управляющим и сигнальным параллельными оптическими входами и параллельным оптическим выходом, каждый из и картинных сумматора 16о, 16>, „„16л-< по модулю два с первым и вторым параллельными оптическими входами и параллельным оптическим выходом, содержит первый 19 и второй 20 инверсные оптические управляемые транспаранты (ОУТ), инверсный сигнальный картинный вход первого 19 инверсного ОУТ связан посредством первого 21 светоделителя с первым картинным оптическим входом картинного сумматора 16 по модулю два, управляющий картинный оптический вход первого 19 инверсного ОУТ связан посредством второго

22 светоделителя и отражателя 23 с вторым картинным оптическим входом картинного сумматора 16 по модулю два, сигнальный картинный вход второго 20 инверсного ОУТ связан посредством первого 21 светоделителя и отражателя 24 с первым картинным

1781679

15

30

50

S оптическим входом картинного сумматора

16 по модулю два, инверсный управляющий картинный оптический вход второго 20 инверсного ОУТ связан с вторым картинным оптическим входом картинного сумматора

16 по модулю два, картинные оптические выходы первого 19 и второго 20 инверсных

ОУТ связаны соответственно с первым и вторым параллельными оптическими входами светообъединителя 25, картинный оптический выход которого является выходом картинного сумматора 16 по модулю два, сигнальный картинный оптический вход первого 15о ОУТ связан с источником света

26, управляющий вход которого связан с входом сброса комбинационного узла 14 картинного типа, оптические связи в комбинационном узле 14 картинного типа осуществляются с помощью первой группы и светоделителей 27р, 271, ..., 27 -1, второй гРУппы и светоделителей 28о, 281,..., 28n->, первой 29о, 29, „.„29n-1, второй 30о, 301

30>-1, третьей 31о, 311, ..., 31>-1 групп из п отражателей, Пример конструктивного выполнения картинного накапливающего сумматора 7 приведен на фиг. 4. Выходы So, 8>, ..., 8 -1 предварительной установки картинного накапливающего сумматора 7 связаны с картинными оптическими входами оптоэлектронного затвора (ОЭЗ) 32, конструктивно представляющего собой слой электрооптического вещества, с одной стороны которого нанесен сплошной прозрачный электрод, соединенный с шиной 33 нулевого потенциала, а с другой стороны нанесен прозрачный сплошной электрод, имеющий управляющий вход ОЭЗ 32, который связан с дополнительным управляющим электрическим входом 9 предварительной установки картинного накапливающего сумматора 7. Размер входной и выходной апертуры ОЭЗ 32 соответствует по оси X размеру по этой оси апертуры матрицы 5 логических элементов

И, по оси Y-размеру по этой оси апертуры матрицы 5 логических 6 элементов И, умноженному на (и + 1), что обусловлено числом (и+ 1) параллельных оптйческих входов картинного накапливающего сумматора 7, первый из которых является параллельным оптическим входом, а и последующих 8о, 81, ..., 8n-$-картинные оптические входы предварительной установки. ОЭ3 32 будет прозрачен для оптического излучения при поступлении на управляющий вход 9 сигнала высокого или низкого уровня, что определяется видом электрооптического вещества, из которого выполнен ОЭ3, Картинные оптические элементы 13о, 131...., 13п-1 выполнены в виде группового светообъединителя., состоящего из и призм " полупрозрачным зеркалом 13о, 131...„13n-1, первые параллельные оптические входы которого связаны с и картинными оптическими выходами ОЭЗ 32, а параллельные оптические выходы связаны с и картинными оптическими входами, начиная со второго, блока 34, являющегося конструктивным выполнением комбинационного узла 14 картинного типа совместно с- блоком

D-триггеров 17о, 171, ..., 17n-1 картинного типа, картинные оптические входы комбинационного узла 14 картинного типа связаны с картинными оптическими входами блока 34, а картинные оптические выходы блока D-триггеров 17о. 171, .;„17 -1 картинного типа соединены с картинными выходами блока 34, которые связаны с входами группового светоделителя 35, первые параллельные выходы которого посредством отражателей 36 и 37 связаны со вторыми входами группового светообъединителя, и вторых параллельных оптических выходов группового светоделителя 35 совместно с (п

+ 1)-м картинным оптическим выходом блока 34 являются (и + 1) картинными оптическими выходами картинного накапливающего сумматора 7, Блок управления 10 (фиг. 5) содержит тактовый генератор 38, выход которого соединен с первым входом первого 391 элемента И, второй вход которого связан с выходом триггера 40, а выход соединен с входом выбора кристалла постоянного запоминающего устройства 41, первый второй, третий, четвертый, пятый адресные входы которого связаны с соответствующими выходами первого 421, второго 422, третье- го 42з коммутаторов и четвертого 394, пятого 395 элементов И, двадцать шесть выходов шины данных постоянного запоминающего устройства 41 связаны с соответствующими входами регистра 43, первые четырнадцать выходов которого являются выходами 10)

104 блока управления 10, пятнадцатый и шестнадцатый выходы регистра 43 связаны соответственно с входом сброса и входом разрешения счета в прямом направлении счетчика 44, выход переноса которого связан с R-входом сброса триггера 40 и с вторым входом второго 392 элемента И, первый вход второго 392 элемента И посредством первого 451 инвертора связан с семнадцатым выходом регистра 43, восемнадцатый выход которого соединен с nýðâûì входом третьего 39з элемента И, второй вход третьего 39з элемента И является первым управляющим входом блока управления 10, выходы второго 39 и третьего 39з элемен1781679 тов И связаны с соответствующими входами логического 46 элемента ИЛИ, выход которого связан с вторыми управляющими входами первого 421, второго 422, третьего 423 коммутаторов, с вторыми входами четверто- 5 го 394 и пятого 39ь элементов И и с вторым

452 инвертором, выход второго 452 инвертора соединен с первыми управляющими входами первого 421. второго 422, третьего 423 коммутаторов, первые информационные 10 входы которых и первые входы четвертого

394 и пятого 39 элементов И связаны соответственно с девятнадцатым, двадцатым, двадцать первым, двадцать пятым и двадцать шестым выходами регистра 43, двад- 15 цать второй, двадцать третий и двадцать четвертый выходы которого соединены с вторыми информационными входами первого 421, второго 422, третьего 423 коммутаторов, вход установки триггера 40 является 20 вторым управляющим входом блока управления 10, вход синхронизации регистра 43 соединен с выходом тактового генератора

38, кроме того, первый, третий, пятый, седьмой, девятый, одиннадцатый. выходы реги- 25 стра 43 связаны с первыми шестью 101-10г, выходами блока управления 10. второй. четвертый, шестой, BocbMOA, десятый, двенадцатый выходы регистра 43 связаны с следующими шестью, начиная с седьмого, 30

107 — 1012 выходами блока управления 10, тринадцатый и четырнадцатый выходы регистра 43 являются соответственно тринадцатым1013 и четырнадцатым 1014 выходами блока управления 10. 35

Устройство работает следующим образом, Для простоты понимания алгоритма, положенного в основу перемножения мат-. рицы А = (alI) на матрицу В = (bi>), определяющего матрицу С = (сл) (I = 1, „. m) где m — 40 порядок квадратной матрицы как: с )=, alkbkj, (1)

k=1 рассмотрим принцип работы устройства не- 45 сколько упрощенно, без учета конкретной реализации основных узлов при этом ссылаясь на пример, приведенный на фиг, 6, Функционирование всех узлов устройства осуществляется под действием управ- 50 ляющих сигналов, вырабатываемых блоком управления 10.

После поступления бинарных матриц А

= (aiI) и В = (Ь|1) (Ij =-: 1, ...m) картин-изобра>кений на первый 3 и второй 4 параллельные оптические входы устройства осуществляется их ввод в первый 1 и второй 2 параллельные двумерные регистры сдвига (ДРС), при этом кар-инный накапливающий сумматор 7, где посредством k-кратного накопления частичных сумм С lI (k = m)

k сформируется результирующая матрица С= (Сц) = С ij (! = 1, ...гп, J = 1...,m), обнулен (фиг, 6а).

Первый 1 и второй 2 параллельные ДРС выполнены в виде дискретных матриц элементарных ячеек размерностью (m x m), соответствующей размерности матриц входных бинарных картин-изображений, Оптические входы и выходы ячеек объединены соответственно в параллельные оптические входы и выходы ДРС, причем первый

1 параллельный ДРС имеет m оптических выходов, соответствующих оптическим выходам m элементарных ячеек, предназначенных для хранения одного бита (элемента) а 1 матрицы А, расположенных в j-ых столбцах I-ых строк, номера которых совпадают J

=1=1, ... тб(т.е, расположенных по главной диагонали матрицы), второй 2 ДРС имеет параллельный картинный выход, объединяющий совокупность оптических выходов каждой из (m х m) элементарных ячеек ДРС, предназначенных для хранения одного бита (элемента) blI матрицы В (I = 1, „. m, J = 1, ...

m).

В результате поступления сигналов с параллельного оптического выхода второго

2 ДРС на вторые входы логических 6 элементов И матрицы 5 логических элементов И, и поступления сигналов с каждого I-го выхода первого 1 ДРС, расположенного на 1-ой строке матрицы элементарных ячеек первого 1 ДРС (I = 1, .„m), на первые входы всех логических 6 элементов И, расположенных в соответствующей I-ой строке, получим на выходах логических 6 элементов И значения соответствующих первых слагаемых первых частичных сумм (выражения записаны в общем виде для матрицы А = (ал) и В = (bli) размерности m x m. где m = 3):

С « =a»b«

С l2 = а«Ь12

С 13= a«b13

С 21 = а22Ь21

С 22 = а22Ь22

С 23 = а22Ь23

С 31= аззЬ31

С 32 = а33Ь32

С 33= а33Ь33 (2)

Полученные значения, поступая на картинный оптический вход картинного накапливающего сумматора 7, складываются с его содержимым (фиг, 6б):

С ц = С" ц+ alkbkl (3)

После чего при перемножении исходных матриц А и В картин-изображений осуществляется такт циклического сдвига на один дискрет (элемент) влево и вверх соответсгвенно первого 1 и второго 2 ДРС и

1781679 происходит процесс формирования второй частичной суммы в картинном накапливающем сумматоре 7 аналогичным выше описанному образом (фиг. бв):

С 11= С" 11+ а12Ь21

5

С 12 = С" 1г+ ааЬгг

С 13 = С 13 + а12Ь23

С 21 = С 21,+ агзЬ31 г

С 22 = С 22+ а23Ь32

С гз= С„ 23+ агзЬ33 ! С 321 = С" 3 + a3>b11

С232 = С31 + амЬи

С 33 = С 33+ а31Ь13

Проделав (m-1) такт циклических параллельных сдвигов на один дискрет влево и 15 вверх соответственно первого 1 и второго 2

ДРС, формируя после каждого i-го такта сдвига (i + 1)-ю частичную сумму в картинном накапливающем сумматоре 7 (i = 1..., m - 1), получим íà и первых картинных разрядных 20 выходах 12о, 12l, ... 12„-1 картинного накапливающего сумматора 7 матрицу С = (C;i) результата перемножен ная исходных матриц А = (ali) и В =- (bii) картин-изображений, представленную и бинарными разрядными срезами (фиг, 25 бг, где и определяется как: и = ) Iog2m(+ 1, где )log2m(— целая часть iog2m, (и + 1)-й картинный оптический выход 12 . картинного накапливающего сумматора 7 ЗО является выходом переноса.

Для восстановления вида исходных матрицц А = (а i) и В == (Ь! ) (i = 1, ... m; j = 1, . „m) в первом 1 и втором 2 ДРС следует осуществить m-ый такт циклического параллельного 35 сдвига на один дискрет соответственно вле. во и вверх без дальнейшей обработки полученных в результате этого матриц картин-изображений.

Заявленное устройство позволит вы- 40 полнить и операцию перемножения тоанспортированной матрицы А = (ал) "на матрицу В = (з, ) (i =-,1, ... m, j = 1, ... m).

Особенностью функционирования устройства в этом случае является необходимость 45 осуществления тактов циклического параллельного сдвига на один дискрет вверх; а не влево, как в случае перемножения матрицы

А = (ai>) на матрицу В = (b;i), (i = 1, ... m; j = 1, ... m). Остальная последовательность дейст- 50 вий, осуществляемая устройством в этом случае, аналогична описанным выше.

Рассмотрим более детально работу устройства с учетом конкретной реализации 55 его узлов.

Возможны различные варианты реализации первого 1 и второго 1 параллельных

ДРС. Так, например, они могут быть реализованы на базе оптоэлектронного двумер ного регистра сдвига (ОЭДР), содержащего параллельные сптические вход и выход, и пять фаз управления, но при этом необходима обеспечить организацию циклического сдвига, который рассматриваемый ДРС не реализует, Одним из возможных вариантов реализации рассматриваемых узлов может служить и электронный двумерный регистр сдвига, синтезированный на базе универсальных регистров К 155 ИР13.

Наиболее целесообразным вариантом реализации первого 1 и второго 2 ДРС авторы считают их реализацию на базе устройства для отображения информации, содержащего параллельные оптические вход и выход, управляющие входы, обеспечивающие режимы параллельной записи и циклических сдвигов в выбранном направлении, с учетом некоторых изменений e его конструкции. А именно: в устройстве при всех режимах работы следует отключить светоизлучающий элемент от второго. источника питания, конструкция матричного экрана должна быть выполнена таким образом, чтобы оптоэлектронный затвор. первый прозрачный электрод которого подключен к общей шине, а второй электрод соединен с первым управляющим входом 11 соответственно у первого параллельного

ДРС и с первым управляющим входом 21 у второго 2 параллельного ДРС, закрывал входную апертуру матричного экрана, параллельный оптический вход которого расположен с противоположной стороны к параллельному входу матричного экрана, параллельный оптический вход оптоэлектронного затвора является параллельным сптическим входом ДРС, параллельный оптический выход матричного экрана является параллельным оптическим выходом ДРС. и риЧем следует учес ь, что знЖФ@им11 точками (т.е, точками апертуры, на которь е поступают входные оптические сигналы и снимаются выходные оптические сигналы) устройства отображения информации, на базе которого может быть реализован параллельный ДРС, выбираются точки, управляемые одной фазой управления, например, первой фазы управления. Кроме того, вход запуска устройства отображения информации является управляющим входом запуска

12 и 22 соответственно первого 1 и второго

2 ДРС, шина питания матричного экрана устройства отображения информации фактически является третьим управляюгцим входом 13 и 23 соответственно первого 1 и второго 2 ДРС, четвертые управляющи. входы 14 и 24 соответственно первого 1 и втоpolo 2 ДРС свя "аны c cvlHxpoBx JQOM

1781679

5

55 базового устройства отображения информации, управляющие входы блока выбора направления развертки которого являются пятым и шестым 1ц, 1ю и 25, 26 управляющими входами соответственно первого 1 и второго 2 ДРС.

Организацию требуемых режимов работы первого 1 и второго 2 ДРС осуществляют посредством подачи на их соответствующие шесть управляющих входов сигналов с выхода блока управления 10, Режим подготовки к началу работы и установки в нулевое состояние первого и второго 2 ДРС при описанной выше реализации обеспечивается следующей последовательностью действий:

1) закрыть оптоэлектронные затворы, что обеспечивается подачей на первые управляющие входы 1> и 21 первого 1 и второго

2 ДРС сигналов высокого уровня;

2) выбрать в качестве значащих точек точки. управляемые первой фазой управления, что обеспечивается подачей на вторые управляющие входы 12 и 22 первого 1 и второго 2 ДРС сигналов низкого уровня, 3) подключить первый 1 и второй 2 ДРС к шине питания, что обеспсчивается подачей на третьи управляющие входы 1з и 2з первого 1 и второго 2 ДРС сигналов высокого уровня;

Режим ввода {записи) исходных А = (а 1) и B = (bii) (i = 1, ... m, j = 1, ... m) матриц картин-изображений с параллельных оптических 3 и 4 входов устройства в первый 1 и второй 2 ДРС осуществляется после предварительной их установки в нулевое состояние путем открытия оптоэлектронных затворов, осуществляемого подачей на первые управляющие входы 11 и 21 первого 2

ДРС сигналов низкого уровня.

Режим параллельного сдвига информации, записанной в ячейках первой фазы управления первого 1 и второго 2 ДРС, на один дискрет в нуж ом направлении осуществляется посредством выполнения трех переключений без управления, т.е, выполнения параллельной развертки значащих точек по траекториям, определяемым с помощью кода, поступающего на пятые 15 и 25, шестые

1в и 26 управляющие входы:оответственно первого.1 и второго 2 ДРС и наличии импульсных сигналов на четвертых 14 и 24 управляющих входах, т.е. при наличии синхроимпульсов. Параллельный сдвиг информации вверх на один дискрет определяется следующей последовательностью переключения фаз управления (код на пятом и шестом управляющих входах ДРС) . первая фаза — на третью (код 10), подача синхроимпульса на четвертый управляющий вход; третья фаза — на вторую (код 01). подача синхроимпульса на четвертый управляющий вход; вторая фаза — на первую

{код 01), подача синхроимпульса на четвертый управляющий вход, Параллельный сдвиг информации влево на один дискрет определяется следующей последовательностью переключения фаз управления: первая фаза — на третью (код

10), подача синхроимпульса на четвертый управляющий вход; третья фаза — на пятую (код 10), подача синхроимпульса на четвертый управляющий вход; пятая фаза на первую (код 00), подача синхроимпульса на четвертый управляющий вход.

Матрица 5 логических элементов 6 И может быть выполнена в виде оптоэлектронного затвора (ОЭ3), который конструктивно представляет собой слой электрооптического вещества, с одной стороны которого йанесен сплошной прозрачный электрод, соединенный с шиной 33 нулевого потенциала, а с другой стороны нанесены прозрачные электроды в виде (m х m) квадратных площадок, разделенныедиэлектрическими промежчтками и образующие управляемые 6 элементы И ОЭЗ 5.

Электроды управляемых 6 элементов И

ОЭ3 5, расположенных в каждой 1-ой строке матрицы 5 (i = 1, ... m) объединены и соединены с J-ым.управляющим входом ОЭЗ, который связан с 1-ым выходом первого 1 ДРС.

В таком случае подобная связь осуществляется с помощью соответствующего i-ого(1, ...

m) фотодетектора, который преобразует бинарный выходной оптический сигнал первого 1 ДРС в однозначно соответствующий ему бинарный электрический сигнал, который затем поступает на 1-ый управляющий вход ОЭ3 5, При подаче íà i-ый управляющий вход ОЭ3 5 высокого потенциала управляемые 6 элементы И становятся прозрачными для оптических сигналов, поступающих с выходов соответствующих ячеек второго 2 ДРС.

Таким образом, на выходе ОЭЗ 5 формируются первые слагаемые оптического картинного типа k-ой частичной суммы С (1 (i = 1, .;, m, J-1, ...m), Следует отметить, что приведенная выше реализация матрицы логических 6 элементов И только один из возможных вариантов, где используются фотодетекторы. Возможна ее реализация и без фотодетекторов, но на аналогичном логическом уровне.

Рассмотрим детально работу картинного накапливающего сумматора 7.

При поступлении на вход 71 установки нуля картинного накапливающего суммато

1781679;

14 ра 7 сигнала высокого уровня происходит гашение источника света 26, приводящее к отсутствию на втором входе логического 15о элемента И картинного типа (сигнальном входе оптически управляемого транспаранта) светового потока, вызывающего независимо от информации, поступающей на первый вход логического 15о элемента И картинного типа (управляющий вход оптически управляемого транспаранта), формирование на его выходе совокупности оптических сигналов нулевого уровня интенсивности. Таким образом, исключается влияние информации, поступающей на счетный параллельный оптический вход картинного накапливающего сумматора 7, связанный с первым входом комбинационного узла 14 картинного типа, являющимся управляющим входом первого 15о оптически управляемого транспаранта, В это же время сигнал высокого уровня, поступая с входа 71 установки нуля на первый вход логического 18 элемента ИЛИ-НЕ комбинационного узла 14 картинного типа, приводит к формированию на его выходе сигнала низкого уровня, подавая который на первые управляющие входы n D-триггеров 17о, 171, ..„17л-1 картинного типа и присутствии сигнала низкого уровня на входе 7г разрешения счета накапливающего сумматора 7, связанного с вторыми управляющими входами и 0-триггеров 17о, 17, ... 17n-1 картинного типа, происходит сброс и соответствующих D-триггеров в нулевое состояниее.

Каждый из n D-триггеров 17о, 171, „„

17,-1 картинного типа может быть реализован в виде оптоэлектронного бистабильного устройства для параллельной записи, хранения и считывания изображений

Рассмотрим работу картинного накапливающего сумматора 7 в режиме суммирования после предварительного сброса его в нулевое состояние. После поступления картины изображения на счетный картинный вход картинного накапливающего сумматора 7, связанного с первым картинным влодом комбинационного узла 14 картинного типа, являющимся управляющим входом первого 15о ОУТ, при включенном источнике света 26, на выходе первого 15о ОУТ формируется картина иэображения, соответствующая входному изображению.

При условии, что режим предварительной установки картинного накапливающего сумматора 7 не используется, на и параллельных оптических входах комбинационного узла 14 картинного типа, начиная со второго входа, поступают картины иэображений с и соответствующих выходов и 0-триггеров картинного типа, Поскольку и входов комбинационного узла 14 картинного типа связаны с управляющими входами соответственно 15, 152, ..., 15> ОУТ, сигнальные входы каждого I-го (1 = 1, ... и) иэ которых связанные с картинными выходами (I — 1)-го ОУТ, то на картинных выходах 151, 152, ..., 15> ОУТ сформируются картины иэображений, описываемые логическими выражениями: на выходе 15 ; CQp, на выходе 152

СС401, на выходе 15 .CQoQi ... Оя 1, где С— входная картина изображения, подаваемая на счетный картинный вход картинного накапливающего сумматора 7: Qo, Q>, ... Qn-1— картины иэображений, подаваемые на и

15 ные на и выходах соответствующих и первых 150, 15>, „., 15 -1 ОУТ, поступают затем на первые входы картинных сумматоров 16о, 16 ...„16я-1, на вторые входы которых поступают картины изображений с п соответствующих входов комбинационного узла 14 картинного типа. На и выходах соответствующих 16о, 161, ..., 16я-1 картинных сумматоров получаем картины иэображений, описываемые выражениями на выходе 16о:СС4+ СС4, на выходе 161:СС401

+ С GnQ1, на выходе 16п-1: CQpQl ...: Qn-1 "+

+СОо01:Оп-20п-1, Полученные картины изображений поступают на и информационных картинных входах соответствующих 17р, 17>, ..., 17,->

D-триггеров картинного типа и при подаче

35 сигнала высокого уровня, а затем сигнала низкого уровня (что связано с организацией

D-тоиггеоов в виде MS-структуры) на вход

72 разрешения счета происходит их зэпись в соответствующие D-триггера, и выходов

40 которых совместно с картинным выходом

15я ОУТ образуют (и+ 1) картинные разрядные выходы картинного накапливающего

45 сумматора 7, Анализ выражений, описывающих (и + 1) выходных картин иэображений позволяет сделать вывод, что фактически картинный накапливающий сумматор работает как картинный двоичный накапливающий счетчик с формированием картины переноса.

В случае работы картинного накапливающего сумматора 7 в режиме предварительной установки необходимо предварительно

50 сбросить картинный накапливающий сумматор 7 в нулевое сос1ояние. после чего выставить на картинных информационных входах Од, 81, ..., 8>-1 требуемые п картин изобретений и, подав сигнал высокого уровня на дополнительный управля1ощий вход 9.

55 картинных входов комбинационного узла 14 картинного типа, характеризующие состояние картинного накапливающего сумматора

7 в предыдущий момент времени, 20 Картины изображений, сформирован15

1781679

30

40

55 открыть ОЭЗ 32, в результате чего и картин с и картинных выходов ОЭЗ 32 поступит на первые входы группового светообъединителя 13, на вторые входы которого поступают и картин с и соответствующих выходов бло- 5 ка 34, соответствующих и выходам 0-триггеров 17р, 171, ..., 17л-1 картинного типа, посредством группового светоделителя 35 и систем зеркал 36 и 37. Так как картинный накапливающий сумматор 7 предваритель- 1 но обнулен, то выходные и картин изображения группового светообъединителя 13, подаваемые на и картинных входов, начиная со второго, комбинационного узла 14 картинного типа, представляет собой входные и картин, поступающих на входы 8р, 81, ..., 8 -1 предварительной записи. В дальнейшем принцип работы картинного накапливающего сумматора 7 аналогичен описанному выше, при условии, что в дальнейшем на дополнительном управляющем входе 9 присутствует сигнал низкого уровня, закрывающий ОЭЗ 32, Согласно описанному выше алгоритму работы устройства и с учетом конкретной реализации основных его блоков прошивка

ПЗУ 41 блока управления 10 выполнена следующим образом (см,таблицу), Временные диаграммы работы блока управления 10 приведены нэ фиг, 7.

Рассмотрим работу устройства с учетом воздействия на основные узлы управляющих сигналов, вырабатываемых блоком управления 10. Подавая на вход 11 запуска устройства импульсный сигнал и выбирая вид функционального преобразования с помощью входа 112 (код "1" соответствует перемножению исходных матриц А = (а Д и В = (Ьц)(! =1, ... m,) =1, ... m), код "0" — перемножение матрицы, транспонированной А к исходной матрице А, на матрицу В, а также запуская генератор тактовых сигналов 38 блока управления 10, устройство начинает свою работу.

Согласно временной диаграмме работы 4 блока управления 10 (рис. 7), первый такт работы устройства характеризуется обнулением первого 1 и второго 2 ДРС путем подачи на их первые 1i и 21управляющие входы сигналов высокого уровня с выходов 10> и

107 блока управления 10, обнулением картинного накапливающего сумматора 7 путем подачи на его вход 7> установки в нулевое состояние сигнала высокого уровня, формируемого на выходе 101з блока управления 10, а также обнулением счетчика

44 путем подачи на его R-вход сигнала высокого уровня с выхода 1015 блока управления

10. На следующих двух тактах работы устройства ведется подготовка к переходу на рабочий ре>ким первого 1 и второго 2 ДРС (выбор значащих точек и подключение к шине питания), На четвертом такте работы осуществляется ввод входных картин Изображения и первый и второй 2 ДРС с первого 3 и второго

4 картинных оптических входов устройства путем подачи на первые 1>, 2> управляющие входы первого 1 и второго 2 ДРС сигналов высокого уровня с выходов 10> и 107 блока управления 10. На следующем такте работы сигналы с оптических выходов первого 1 и второго 2 ДРС поступают на первые и вторые входы матрицы 5 логических 6 элементов И, формируя на своем выходе совокупность оптических сигналов, которая поступает на счетный картинный вход картинного накапливающего сумматора 7. Сигнал высокого уровня с выхода 1014 блока управления 10 поступает на вход 7z разрешения счета картинного накапливающего сумматора 7 на шестом такте работы устройства, разрешая тем самым сло>кение входной картины изображения с содержимым картинного накапливающего сумматора 7, причем за: этот такт осуществляется запись картин изображений лишь в первые триггера-защелки D-триггеров 17р, 171..., 17п-1 картинного типа, имеющих MS-структуру.

Перезапись картин изображений с первых во вторые триггера защелки D-триггеров

17р, 17, „„17, 1 картинного типа осуществляется на следующем седьмом такте работы устройства, Временная диаграмма первых семи тактов работы блока управления 10 приведена на фиг. 7(а), Затем в зависимости от кода, подаваемого на вход 11> выбора вида функционального преобразования, вырабатываются первая или вторая группа управляемых сигналов блока управления 10 с адресами в ПЗУ, формируемыми первым

421, вторым 422, третьим 42з коммутаторами, четвертым 394 и пятым 39в элементами № а также схемой формирования условий, содержащей первый 451 и второй 45г инверторы, второй, третий логические элементы

И, логический элемент ИЛИ. При этом для осуществления соответствующих сдвигов в первом .1 и втором 2 ДРС с учетом выбранного варианта их реализации требуется шесть тактов работы устройства: (фиг. 7б)— временные (t = 8-13 такты) диаграммы работы блока управления 10 при подаче на вход

111 сигнала низкого уровня: (фиг. 7в) — временные диаграммы (t = 8-13) работы. блока управления 10 при подаче на вход 11> cur wana высокого уровня. После окончания шестого такта работы осуществляется проверка значения переполнения счетчика

44. Поскольку за шесть тактов организации

1781679 сдвига в ДРС в счетчик 44 прибавилось только по одной единице, то только в случае, когда будут обработаны все строки и столбцы входных картин-изображений, его значение будет равно m (m x m) — размерность 5 входных матриц картин-изображений)..До этих пор после упомянутых выше шести тактов сдвига в первом 1 и втором 2 ДРС будет осуществляться циклическая работа устройства, начиная с такта работы, во время которого выполняется формирование картин на выходе матрицы 5 логических элементов 6

И. После обработки всех строк и столбцов входных матриц картин-изображений и выполнения соответствующих сдвигов для приведения первого 1 и второго 2 ДРС в исходное состояние на выходе переполнения счетчика 44 сформируется сигнал уровня логической единицы, который сбросит триггер 40 в нулевое состояние и сформиру20 ет адрес в ПЗУ 41. соответствующий ко