Матричный коммутатор

Матричный коммутатор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к дискретной автоматике и вычислительной технике и может быть использовано в системах передачи денных иерархических АСУ. Матричный коммутатор содержит блок прямого согласования 1, матрицу загрузки 2, блок обратного согласования 3, матрицу прямой коммутации 4, матрицу обратной коммутации 5, блок управления 6, внутренние связи 7-10, 19, группы кодовых входов 11 .группу сйгнальнЫх входов обратного канала 12, труппу запросных вхбдЪв квантрв обработки 13, группу запросных входов сообщений 14, группу информацйбнных входов прямого канала 15, группу информационных выхо;д6в прямого канала ; 16. группу информационных входбв рб ратногб канала 17, группу информационных выходов обратного канала 18.1 з.п. ф-лы, 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 Н 03 К 17/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ CCCP) ОПИСАНИЕ ИЗОБРЕТЕНИЯ м

I Ю

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

e .. .: . ", " 1 (21) 4871403/21 (22) 03,10.90 (46) 15.12.92. Бюл. N. 46 (72) С.П,Присяжнюк, А.А.Большаков, И.В.Скакун и Е.Н.Косяков (56) Авторское свидетельство СССР

1Ф:1075409, кл. Н 03 К 17/00, 1984.

Авторское свидетельство СССР

М 1661985, кл. Н 03 К 17/00, 1989, (54) MATPM×Íü1é KOMMYTATOP (57) Изобретение относится к дискретной автоматике и вычислительной технике и мо жет быть использовано в системах передачи данных иерархических АСУ. Матричный Ы,, 1781818 А1

,2 коммутатор содержит блок прямого согла-, сования 1, матрицу загрузки 2, -блок обрат ного согласования 3, матрицу прямой коммутации 4; матрицу обратной коммута ции 5, блок управления 6, внутренние связи

7-10, 19, группы кодовых входов 11; труппу . сигнальнь!х входов обратного кайала 12, группу запросных входов квантов обработки 13, группу запросных входов сообщений

14, группу информацйонных входов прямого канала 15, группу йнформациойных выходов прямото канала 16. группу информационных входов обратного канала

17, группу информационных выходов обратного канала 18; 1 з.п. ф-лы, 5 йл.

1781818

25 мого и обратного согласования, дифферен- 30

40

50

Изобретение относится к.дискретной автоматике и вычислительной технике и может быть использовано в системах передачи данных иерархических АСУ.

Известно матричное устройство коммутации, содержащее матрицу коммутаторов, каждый из которых содержит М х N запоминающих элементов, организованных в матрицу иэ М строк и N столбцов, и М х N управляемых ключей, управляющий вход каждого из которых соединен с выходом одного из запоминающих элементов, в каж-. дой строке каждого коммутатора объединены входы управляемых ключей, а в каждом столбце каждого коммутатора выходы управляемых ключей, управляющие входы запоминающих элементов подключены к управляющим шинам выбора строки и выбора столбца.

Однако это устройство коммутирует потоки информации только в прямом направлении и не позволяет осуществлять коммутацию потоков информации в обратном направлении, Наиболее близким по технической сущности и достигаемому положительному эффекту является матричный коммутатор, содержащий матрицу загрузки, матрицы прямой и обратной коммутации, блокй п ряцирующий элемент, диод, элемент ИЛИ, причем группа сигнальных входов прямого канала соединена с первой группой входов блока прямого согласования, вторая группа входов которого соединена: с первой группой сигнальных входов обратного канала соединена с первой группой входов блока обратного согласования, выход которого соединен с первым входом блока прямого согласования, второй вход которого соединен через последовательно соединенные диод и дифференцирующий элемент с выходом элемента ИЛИ, входы которого соединены с выходами матрицы загрузки и управляющими входами матриц прямой и обратной коммутации, входы которых соединены с группами информационных входов соответственно прямого канала и обратного кана ла, а выходы с группами информационных входов соответственно прямого канала и обратного канала, а выходы с группами информационных выходов соответственно прямого канала и обратного канала, выходы блока прямого согласования соединены с группой входов матрицы загрузки, группа входов-выходов которой соединена с группой входов-выходов блока обратного согласования, Однако данное устройство, принятое за прототип, не позволяет коммутировать за5

15 просы одного источника сообщений на несколько средств обработки одновременно, что обуславливает низкие функциональные возможности известного устройства, в результате чего оно не находит широкого применения, Цель изобретения — расширение функциональных возможностей устройства за счет обеспечения возможности коммутации любого входа матричного коммутатора на требуемое число его входов.

Поставленная цель достигается тем. что в матричный коммутатор содержащий блок прямого согласования, матрицу загрузки, блок обратного согласования, матрицу прямой коммутации, матрицу обратной коммутации, причем группа запросных входов сообщений соединена соответственно с первой группой входов блока прямого согласования, первая группа выходов которого соединена соответственно с первой группой входов матрицы загрузки, вторая группа выходов которой соединена соответственно с первыми группами входов матрицпрямой и обратной коммутации, первая. .группа выходов матрицы загрузки соедине- на соответственно с группой входов блока обратного согласования„группа выходов которого соедийена соответственно со второй группой входов матрицы загрузки, группа сигнальных входов обратного канала соединена соответственно с третьей группой вхо-. дов матрицы загрузки, выход блока .обратного согласования соединен с первым входом блока прямого согласования, группа информационных входов прямого канала соединена соответственно со второй группой входов матрицы прямой коммутации, группа выходов которой соединена соответственно с группой информационных выходов прямого канала, группа информационных входов обратного канала соедине-. на соответственно со второй группой входов матрицы обратной коммутации, группа выходов которой соединена соответственно с группой информационных выходов обратного канала, причем блок прямого согласования содержит группу триггеров и первую группу элементов.И, первые входы которых соединены соответственно с первой группой входов, выходы элементов И первой группы элементов И соединены с

S-входами соответствующих триггеров группы, инверсные выходы которых соединены с входами элементов И первой группы элементов И, соответствующих остальным триггерам группы, причем блок обратного согласования элемент ИЛИ, первую и вторую группы элементов ИЛИ-НЕ, входы блока обратного согласования соединены с

1781818 согласования, вторые входы которых соединены с первым входом блока прямого согласования, второй вход блока прямого согласования соединен с R-входами тригге5 ров блока прямого согласования, прямые выходы которых соединены соответственно с выходами второй группы выходов блока прямого согласования и с третьими входами одноименных элементов И второй группы блока прямого согласования, выходы которых соединены соответственно с первыми выходами блока прямого согласования, причем блок управления содержит группу регистров, группу формирующих элементов, группу групповых элементов И, групповой элемент ИЛИ, счетчик, два формирующих элемента, элемент ИЛИ-НЕ, группы входов блока управления соединены соответственно с группами информационных входов регистров, информационные выходы которых соединены соответственно с соответствующими информационными входами одно-. именных групповых элементов И, группы информационных выходов которых соединены соответственно с группами входов группового элемента ИЛИ, группа выходов которого соединена с информационной группой входов счетчика; группа информационных выходов счетчика соединена с группой входов элемента ИЛИ-HE, выход которого соединен с входом второго формирующего элемента, выход которого соединен с выходом блока управления, группа входов блока управления соединена с соответствующими входами группы формирую щих элементов, выходы которых соединены соответственна с управляющими входами одноименных групповых элементов И, вход блока управления соединен с входом первого формирующего элемента, выход которого соединен с вычитающим входом счетчика блока управления.

Сопоставительный анализ с прототипом показывает, что заявляемое устройство отличается наличием новых элементов; группы элементов И, блока управления и соответствующими связями с остальными элементами схемы, что соответствует критерию новизны технического решения.

В научно-технической литературе не найдено устройство с описанной совокупностью новых признаков. Это позволяет сделать вывод о соответствии технического решения критерию "существенные отличия".

15

20 строк матрицы загрузки, входы второй груп- 25

35 элементов ИЛИ, вторые входы элементов И 40 блок прямого согласования вторая группа 45 элементов И, причем вторая группа выходов блока прямого согласования соединена соответственно с группой входов блока управ- . ления, группы входов которого соединены соответственно с группами кодовых входов 50 устройства, выход блока обратного согласования соединен с входом блока управления, выход которого соединен с вторым входом блока прямого согласования, вторая группа

55 соответствующими входами элементов

ИЛИ-HE первой группы, выходы которых соединены с входами элемента ИЛИ и входами соответствующих элементов ИЛИ-НЕ второй группы, выходы которых соединены соответственно с выходами блока обратного согласования, выход элемента ИЛИ соединен с выходом блока обратного согласования, причем матрица загрузки содержит элементы матрицы, состоящие из элемента И и.триггера, третья группа входов матрицы загрузки соединена соответственно с R-входами триггеров соответствующего столбца матрицы загрузки, инверсные выходы триггеров соединены с вторыми входами соответствующих им элементов И матрицы загрузки, выходы которых соединены с S-входами соответствующих им триггеров матрицы загрузки, выходы триггеров матрицы загрузки соединены соответственно с первой и второй группой выходов матрицы загркуки, входы первой группы входов матрицы загрузки соединены с первыми входами соответствующих элементов И пы матрицы загрузки соединены со вторыми входами соответствующих элементов И столбцов матрицы загрузки, причем матри;цы прямой и обратной коммутации содержат матрицу элементов И и группу элементов ИЛИ, выходы которых соединены с выходами матриц прямой и обратной коммутации, первые входы элементов И столбцов матрицы элементов И соединены с соответствующими входами второй группы входов матриц прямой и обратной коммутации, выходы элементов И строки матрицы элементов И соединены с входами соответствующего элемента ИЛИ группы матрицы элементов И соединены с соответствующими входами первой группы входов матриц прямой.и обратной коммутации, дополнительно введены блок управления и в входов которого соединена соответственно с группой запросных входов квантов обработки устройства, причем вторая группа входов блока прямого согласования соединена соответственно с первыми входами элементов И второй группы блока прямого

При использовании предлагаемого изобретения может быть получен положительный эффект, заключающийся в повышении коэффициента. загрузки средств обработки.

178 1,818

На фиг, 1 изображена структурная схема устройства; на фиг. 2 — структурная схема блока прямого согласования; на фиг, 3— структурная схема матрицы загрузки и блока обратного согласования; на фиг. 4— структурная схема матрицы прямой коммутации и матрицы обратной коммутации; на фиг. 5 — структурная схема блока управления.

Матричный коммутатор (фиг. 1) содержит блок 1 прямого согласования, матрицу

2 загрузки, блок 3 обратного согласования, матрицу прямой коммутации 4, матрицу обратной коммутации 5, блок 6 управления, внутренние связи 7-10, 19, группы кодовых входов устройства 11.1-11.4, группу сигнальных входов обратного канала 12. группу запросных входов квантов обработки 13, группу запросных входов сообщений 14, группу информационных входов прямого канала 15, группу информационных выходов прямого канала 16, группу информационных входов обратного канала 17, группу информационных выходов обратного канала 18, Блок прямого соггасования (фиг, 2) содержит группу триггеров 20.1-20.4, первую группу элементов И 21.1-21.4, вторую группу элементов И 22.1-22.4.

Матрица загрузки и блок обратного согласования (фиг. 3) содержат элемент ИЛИ

23, вторую группу элементов ИЛИ-НЕ 24.124.2, первую группу элементов ИЛИ-НЕ

25.1-25.3, группу элементов И 26,11-26,43, группу триггеров 27,11-27,43, Матрица прямой коммутации (фиг, 4) содержит группу элементов ИЛИ 28.1-28.3 и груп и у элементов И 29.11-29.34, а матри ца обратной коммутации содержит группу элементов ИЛИ 30.1-30.4 и группу элементов И

31.11-31.34.

Блок управления (фиг. 5) содержит группу регистров 32.1-32.4, группу формирующих элементов 33.1-33.4, группу групповых элементов И 34.1-34.4, групповой элемент

ИЛИ 35, первый формирующий элемент 36, вычитающий.счетчик 37, элемент ИЛИ-НЕ

38, второй формирующий элемент 39, Работает матричный коммутатор следующим образом, Имеется М источников сообщений и К средств обработки сообщений, причем каждый из М источников сообщений может запросить несколько квантов обработки, то есть несколько средств обработки сообщений, С получением запроса от источника сообщений на несколько квантов обработки матричный коммутатор коммутирует источник сообщений на соответствующее требуемое число средств обработки. Если число свободных средств обработки окажется меньше чем требуется, то в этом случае матричный коммутатор коммутирует оставшиеся кванты обработки на освобождающиеся средства обработки, которые

5 появляются после обработки квантов обработки данного или предыдущего сообщений, Коммутация осуществляется как в прямом, так и в обратном направлениях, в результате чего источник сообщений и неко10 торое число средств обработки обмениваются информацией. Каждое средство обработки. выбирает только адресованную ему информацию за счет разделения каналов в источнике сообщений. Разделение ка15 налов может быть любым, например кодовым. Факт окончания обмена информацией между источником сообщений и средством обработки производится по заранее определенной кодовой комбинации, кото20 рая распознается или в источнике сообщений или в средстве обработки сообщений. В результате соответствующая коммутация разрушается и средство обработки сообщений коммутируется на новый квант обработ-, 25 ки, На фигурах представлен матричный коммутатор с числом входов К = 4 и числом выходов М = 3, но в общем случае К и М могут быть любыми целыми числами.

Перед началом работы все триггеры

30 20,1-20,4, 27,11-27.43, регистры 32.1-32.4 и счетчик 37 находятся в исходном (нулевом) состоянии, Предположим, что пришло первым сообщение от третьего источника сообщений с объемом обработки четыре кванта, 35 Этот факт отождествляется с записью кода соответствующего числу четыре в регистр

32.3, поступающему через группу кодовых входов 11.3 устройства, и появлением сигнала на входе 14.3 устройства, который про40 ходит через открытый элемент И 21.3 и переводит триггер 20.3 в единичное состояние, в результате чего элементы И 21.1, 21.2, 21.3 закрываются потенциалом нулевого уровня с нулевого выхода триггера 20,3 до

45 тех пор, пока не будут поставлены на обслуживание все кванты обработки третьего источника сообщений. Потенциал единичного уровня с единичного выхода триггера 20.3 открывает элемент И 22.3 для прохождения

50 сигналов запроса квантов обработки третьего источника сообщений, если есть хотя бы одно свободное средство обработки сообщений. Этот же потенциал единичного уровня с единичного выхода триггера 20.3 по

55 связи 9.3 поступает на вход формирующего элемента 33.3, который реагирует на изменение потенциалов с нулевого уровня на единичный и в результате формирует импульс записи информации. Импульс записи информации поступает на управляющий

1781818

10 вход группового элемента И 34,3, в резуль- Единичные потенциалы с выходов тригтате чего информация из регистра 32.3 про- геров 27,31, 27.32 и 27,33 по соответствуюходит через групповые элементы И 34.3 и щим связям 19,13, 19,23 и 19,33 поступают

ИЛИ35и поступаянаинформационныевхо- на соответствующие элементы И 31.13 и ды счетчика 37 записывается в соответству- 5 29.13, 31.23 и 29.23, 31.33 и 29.33 и обеспеющихразрядахсчетчика37,Таким образом, чивают тем самым коммутацию-входа 15.3 в счетчике 37 располагается код, соответст- на выходы 16,1, 16,2, 16.3 в прямом направвующий числу квантов обработки третьего лении, и входов 17.1, 17.2, 17.3 на выход 18.3 источника сообщений, в обратном направлейии. Таким образом

После того, как откроется элемент И 10 KBBHTbl обработки третьего йсточнйка сооб22.3 блока 1 прямого согласования на вход щений обрабатываются одновременно тре13.3 устройства поступает сигнал запроса мя средствами обработки, После чего на обработку первого кванта поступившего начинается двусторонний обмен информасообщения, который проходит через откры- цией между третьим источником сообщений тый элемент И 22,3 и по связи 10,3 поступа- 15 и тремя средствами обработки, ет на первые входы элементов И 26,31, По окончании обработки, допустим пер26,32,.26,33 матрицы 2 загрузки. Сигнал за- вым средством:обработки первого кванта проса первого кванта появится только на обработки, на вход 12.1 поступает импульс, выходе элемента И 26.31 так как остальные который устанавливает в нулевое состояние элементы И 26,32 и 26.33 в данный момент 20 триггер 27.11 и подтверждает нулевое созакрыты элементами ИЛИ-НЕ 24,1 и,24.2. стояние триггеров 27.21-27,41. После переТаким образом, произошла загрузка перво- хода триггера 27.11 в нулевое состояние на го столбца матрицы загрузки 2, Сигнал за- выходе элемента ИЛИ-НЕ25появляется попроса второго кванта третьего источника тенциал единичногоуровня; которыйпрохосообщений загрузит второй столбец матри- 25 дит через элемент ИЛИ 23 и появляется на цы загрузки 2, сигнал запроса третьего входе формирующего элемента 36 блока 6 кванта загрузит третий столбец, при усло- управления. Формирующий элемент 36 при вии, что первый и второй столбцы не загру".. изменении потенциалов с нулевого уровня жены, и в последующем будет происходить . на единичный на его входе формирует имзагрузка первого слева незагруженного 30 пульс, который поступает на вычитающий столбца. Сигнал с выхода элемента И 26,31 вход счетчика 37, уменьшая его содержимое поступает на S-вход триггера 27,31 и пере- на единицу. Когда содержимое счетчика 37 еодит его в единичное состояние. Нулевой станет равным нулю, то есть поставлены на потенциал с нулевого выхода триггера 27;31 обработку все кванты сообщения третьего закрывает элемент И 26.31, а единичный 35 источника сообщений, то и-на соответствупотенциал с единичного выхода трйггера ющих информационных выходах разрядов

27.31 поступает на вход элемента ИЛИ-НЕ . счетчика 37 будут присутствовать потенциа- .

25.1. С выхода элемента ИЛИ-НЕ 25.1 нуле- лы нулевого уровня, следовательно на выховой потенциал закрывает все элементы И де элемента ИЛИ-НЕ 38 появится

26.11-26.41 первого столбца матрицы за- 40 потенциал единичного уровня, который погрузки 2 и, инвертируясь в элементе ИЛИ- ступает на вход формирующего элемента

Н Е 24,1, подготавливает для загрузки 39. Формирующий элемент 39 при изменеследующий столбец. матрицы загрузки 2. Та- нии потенциалов на его входе с нулевого на ким образом, в каждом столбце матрицы 2 . единичный формирует импульс, который по может находится не более одного триггера 45 связи 8 поступает на нулевые входы тригге27.11-27;43 в единичном состоянии, ров 20.1-20.4, устанавливая в нулевое состоДля устойчивой работы устройства не- яние триггер 20.3 и подтверждая нулевое обходимо соблюдение следующего выраже- состояние триггеров 20.1, 20.2, 20,4. После ния, этого матричный коммутатор готов снова

To)Tzz+ Т 3+ Tzs+. T26 Ти, 50 принять на обработку сообщение любого где То — период следования импульсов за- источника сообщений, и запрос первого проса квантов; кванта нового сообщения будет обрабатыTzz — время срабатывания элемента И 22; ваться первым освободившимся средством

Tzg — время срабатывания элемента обработки. После этого весь цикл работы .

ИЛИ 23„ 55 матричного коммутатора повторяется сноTzs — время срабатывания элемента ва., ИЛИ-НЕ 25; Технико-экономический эффект от ucTze — время срабатывания элемента пользования предлагаемого матричного

И 26; коммутатора заключается в том, что он noTz7 — время Срабатывания триггера 27, зволяет бсуществлять коммутацию любого

1781818

5

30

4п

55 из своих К-входов на несколько из своих

М-выходов одновременно с циркуляцией информации, Формула изобретения

1. Матричный коммутатор, содержащий блок прямого согласования, матрицу загрузки, блок обратного согласования, матрицу и рямой коммутации, матрицу обратной коммутации, причем группа запросных входов сообщений соединена соответственно с первой группой входов блока прямого согласования; первая группа выходов которого соединена соответственно с первой группой входов матрицы загрузки, вторая группа выходов которой соединена соответственно с первыми группами входов матриц прямой и обратной коммутации, первая группа выходов матрицы загрузки соединена соответственно с группой входов блока обратного согласования, группа выходов которого соединена соответственно с второй группой входов матрицы загрузки, группа сигнальных входов обратного канала соединена соответственно с третьей группой входов матрицы загрузки, выход блока обратного согласования соединен с первым входом блока прямого согласования, группа информационных входов прямого канала соединена соответственно с второй группой входов матрицы прямой коммутации, группа выходов которой соединена соответственно с группой информационных выходов прямого канала, группа информационных входов обратного канала соединена соответственно с второй группой входов матрицы обратной кОммутации, группа выходов которой соединена соответственно с группой информаци. онных выходов обратного канала, причем блок прямого согласования содержит группу триггеров и первую группу элементов И, первые входы которых соединены соответственно с первой группой входов, выходы элементов И первой группы элементов И соединены с S-входами соответствующих триггеров группы, инверсные выходы которых соединены с входами элементов И первой группы элементов И, соответствующих остальным триггерам группы, причем блок обратного согласования, элемент ИЛИ, первая и вторая группы элементов ИЛИ-НЕ, входы блока обратного согласования соединены с соответствующими входами элементов lflJllfl-HF первой группы, выходы которых соединены с входами элемента

ИЛИ и входами соответствующих элементов ИЛИ-НЕ второй группы, выходы которых соединены соответственно с выходами блока обратного согласования, выход элемента ИЛИ соединен с выходом блока обратного согласования, причем матрица загрузки содержит элементы матрицы, состоящие из элемента И и триггера, третья группа входов матрицы загрузки соединена соответственно с R-входами триггеров соответствующего столбца матрицы загрузки, инверсные выходы триггеров соединены с вторыми входами соответствующих им элементов И матрицы загрузки выходы которых соединены с S-входами соответствующих им триггеров матрицы загрузки, выходы триггеров матрицы загрузки соединены соответственно с первой. и второй группами выходов матрицы загрузки, входы первой группы входов матрицы загрузки соединены с первыми входами соответствующих элементов И строк матрицы загрузки, входы второй группы матрицы загрузки соединены с вторыми входами соответствующих элементов И столбцов матрицы загрузки, причем матрицы прямой и обратной коммутации содержат матрицу элементов И и группу элементов ИЛИ, выходы которых со-. единены с выходами матриц прямой и обратной коммутации, первые входы элементов И столбцов матрицы элементов

И соединены с соответствующими входами второй группы входов матриц прямой и обратной коммутации, выходы элементов И строки матрицы элементов И соединены с входами cooTBBTGTBóþùåãî элемента ИЛИ группы элементов ИЛИ, вторые входы элементов И матрицы элементов И соединены с соответствующими входами первой группы входов матриц прямой и обратной коммутации, отличающийся тем, что, с целью коммутации любого входа матричного коммутатора на требуемое число его выходов с циркуляцией информации как в прямом, так и в обратном направлениях, дополнительно содержит группу элементов

И и блок управления, причем вторая группа выходов блока прямого согласования соединена соответственно с группой входов блока управления, группы входов которого соединены соответственно с группами кодовых входов устройства, выход блока обратного согласования соединен с входом блока управления, выход которого соединен с вторым входом блока прямого согласования, вторая группа входов которого соединена соответственно с группой запросных входов квантов обработки устройства, причем вторая группа входов блока прямого согласования соединена соответственно с первыми входами элементов И второй группы блока прямого согласования, вторые входы которых соединены с первым входом блока прямого согласования, второй вход

1781818

14 блока прямого согласования соединен с Rвходами триггеров блока прямого согласования, прямые выходы которых соединены соответственно с выходами второй группы выходов блока прямого согласования и с третьими входами одноименных -элементов

И второй группы блока прямого согласования, выходы которых соединены соответственно с первыми выходами блока прямого согласования.

2. Коммутатор по и. 1, о т л и ч а ю щ и йс я тем, что блок управления содержит группу регистров, группу формирующих элемен-. тов, группу групповых элементов И, групповой элемент ИЛИ, реверсивный счетчик, два формирующих элемента, элемент

ИЛИ-НЕ, группы входов блока управления соединены соответственно с группой информационных входов регистров. информационные выходы которых соединены соответственно с соответствующими информационными входами одноименных групповых элементов И, группы информационных входов которых соединены соответственно с группами входов группового

5 элемента ИЛИ, группа выходов которого соединена с информационной группой входов реверсивного счетчика, группа информационных выходов реверсивного счетчика соединена с группой входов элемента ИЛИ-НЕ, 10 выход которого соединен с входом второго формирующего элемента, выход которого соединен с выходом блока управления, группа входов блока управления соединена с соответствующими входами груйпы фор15 мирующих элементов, выходы которых соединены соответственно с управляющими входами одноименных групповых элементов И, вход блока управления соединен с входом первого формирующего элемента, 20 выход которого соединен с вычитающим входом реверсивного счетчика.

1781818

1781818

I/2

Составитель Л.Скобелева

Техред М.Моргентаи Корректор О.Густи

Редактор Н,Коляда

Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, I01

Заказ 4281 Тираж Подписное .

ВНИИПИ. Государственного комитета по изобретениям и открытиям при,ГКНТ СССР

113035. Москва, Ж-35, Раушская наб., 4/5