Двоичный полный сумматор

Двоичный полный сумматор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислитель-- ной технике и может быть использовано при проектировании интегральных комбинационных сумматоров и цифровых устройств обработки данных. Цель изобретения - повышение быстродействия. Двоичный полный сумматор содержит элементы И 1,2, 3, элементы ИЛИ 4. 5, 6, элементы ИЛИ-НЕ 7, 8, вход 9 переноса, информационные входы 10,11, выход 12 суммы и выход 13 переноса, соединенные между собой функционально. 1 ил., 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)ю G 06 F 7/50

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

K АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4901823/24 (22) 11.01,91 (46) 23, 12.92. Бюл. Я 47 (71) Научно-исследовательский институт asтоматики (72} В.Н.Ельцов (56) М.А.Карцев. Арифметика цифровых машин. М., Наука, 1969, с.152, рис. 2-8.

Заявка ФРГ М OS 3700065. кл. G 06 F 7/50, 1988, п.5 формулы изобретения, фйг. 3, (54) ДВОИЧНЫЙ ПОЛНЫЙ СУММАТОР

„„5LI 1783518 Al (57) Изобретение относится к вычислитель-. ной технике и может быть использовано при проектировании интегральных комбинационных сумматоров и цифровых устройств обработки данных. Цель изобретения — повышение быстродействия. Двоичный rionный сумматор содержит элементы И 1, 2, 3, элементы ИЛИ 4, 5, 6, элементы ИЛИ-НЕ 7, 8, вход 9 переноса, информационные входы

10, 11, выход 12 суммы и выход 13 переноса, срединенные между собой функционально.

1 ил., 1 табл.

1783518

30

40 которого соединен с первыми входами вто- И рого элемента ИЛИ и второго элемента И, с

Изобретение относится к вычислительной технике и может быть использовано при проектировании интегральных комбинационных сумматоров и цифровых устройств обработки данных. 5

Известен одноразрядный двоичный сумматор вычислительной машины NAREC, содержащий четыре элемента И, четыре элемента ИЛИ и элемент НЕ, соединенные между собой функционально (1). Недостатком сумматора является недостаточное быстродействием при суммировании входных операндов и переноса.

Наиболее близким по технической сущности является двоичный полный сумматор, содержащий первый, второй, третий и четвертый элементы И, первый, второй, третий и четвертый элементы ИЛИ и элемент НЕ, причем первый и второй информационные входы сумматора соединены соответственно с первыми и вторыми входами первого элемента ИЛИ и первого элемента И, выход которого соединен с первыми входами второго элемента ИЛИ и второго элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с выходом суммы сумматора, выход второго элемента ИЛИ соединен с выходом переноса сумматора, вход переноса сумматора соединен со вторым входом второго элемента И, первым входом третьего элемента И и первым входом четвертого элемента ИЛИ, второй вход которого соединен со вторым входом третьего элемента И и выходом первого элемента ИЛИ, выход третьего элемента И соединен со вторым . входом второго элемента ИЛИ, выход которого соединен с входом элемента НЕ, выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с выходом четвертого элемента ИЛИ, выход четвертого элемента И соединен со вторым входом третьего элемента ИЛИ (2).

Недостатком сумматора является недостаточное быстродействие по выходу результата суммы.

Цель изобретения — повышение быстродействия сумматора.

Поставленная цель достигается тем, что в двоичный полный сумматор, содержащий 50 первый, второй и третий элементы И, первый, второй и третий элементы ИЛИ, первый и второй информационные входы, вход переноса, выход суммы и выход переноса, причем первый и второй информационные 55 входы сумматора соединены соответственно с первыми и вторыми входами первого элемента ИЛИ и первого элемента И, выход выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с выходом суммы сумматора, выход переноса которого соединен с выходом вто.рого элемента ИЛИ, выход переноса сумматора соединен со вторым входом второго элемента И и с первым входом третьего элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, выход третьего элемента И соединен со вторым входом второго элемента ИЛИ, введены первый и второй элементы ИЛИ-НЕ, причем вход переноса сумматора соединен с первым входом первого элемента ИЛИ, выход первого элемента ИЛИ-НЕ соединен с первым входом второго элемента ИЛИ-HE, ВТорой и третий входы которого соединены соответственно с выходами первого и третьего элементов И, а выход второго элемента

ИЛИ-HE соединен со вторым входом третьего элемента ИЛИ.

На чертеже представлена функциональ ная схема двоичного полного сумматора.

Двоичный полный сумматор содержит первый, второй и третий элементы И 1, 2, 3, первый, второй и тре гий элементы ИЛИ 4, 5, 6, первый и второй элементы ИЛИ-НЕ 7, 8, вход 9 переноса, первый и второй информационные входы 10 и 11, выход 12 суммы и выход 13 переноса, соединенные между собой функционально.

Работа устройства представлена в таблице истинности.

Данное техническое решение по отношению к известному позволяет повысить быстродействие по выходу результата суммы. Результат суммы формируется на выходе суммы по окончанию переходных процессов в цепи с максимальным количеством включенных последовательно логических злементбв от входа до выхода. В предложенном сумматоре этот тракт содержит на два элемента меньше, чем в известном.

Формула изобретения

Двоичный полный сумматор, содержащий первый, второй и третий элементы И. первый, второй и третий элементы ИЛИ, первый и второй информационные входы, вход переноса, выход суммы и выход переноса, причем первый и второй информационные входы сумматора соединены соответственно с первыми и вторыми входами первого элемента ИЛИ и первого элемента И, выход которого соединен с первыми входами второго элемента ИЛИ и второго элемента И, выход которого соединен с первым входом третьего элемента

ЛИ, выход которого соединен с выходом уммы сумматора, выход переноса которого

1783518

Составитель В.Гусев

Редактор В.Мельникова Техред M.Ìîðãåíòàë Корректор 0 Густи

Заказ 4516 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина. 101 соединен с выходом второго элемента ИЛИ, вход переноса сумматора соединен с вторым входом второго элемента И и с первым входом третьего элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, выход третьего элемента И соединен с вторым входом второго элемента

ИЛИ. отличающийся тем, что, с целью повышения быстродействия, в него введены первый и второй элементы ИЛИ-НЕ, при(3 чем вход переноса сумматора соединен с

6 первым входом первого элемента ИЛИНЕ, второй вход которого соединен с выходом первого элемента ИЛИ, выход первого элемента ИЛИ-НЕ соединен с

5 первым входом второго элемента

ИЛИ-НЕ, второй и третий входы которого соединены соответственно с выходами первого и третьего элементов

И, а выход второго элемента ИЛИ-НЕ

10 соединен с вторым входом третьего элемента ИЛИ.