Многоканальная система сбора и регистрации измерительной информации

Многоканальная система сбора и регистрации измерительной информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной и информационно-измерительной технике и может быть использовано в автоматизированных системах регистрации быстропротекающчх процессов. Целью изобретения является расширение функциональных возможностей, повышение быстродействия и уменьшение динамической погрешности при регистрации аналоговых сигналов. Поставленная цель достигается тем, что система для сбора и регистрации измерительной информации содержит N каналов регистрации по числу групп аналоговых и дискретных ЁХЙДОВ, каждый из которых содержит два устройства выборкихранения (УВХ), три коммутатора, программируемый усилитель,- АЦП, блок коммутации, буферное запоминающее устройство , счетчик адреса и блок управления, кроме этого система содержит четыре компаратора , два усилителя (согласующий, инвертирующий ), два ЦАП, регистр способа запуска, регистр уровня запуска, ре гистр контрольного сигнала блок элементов НЕ,, блок дешифрации, два одновибратора, два мультиплексора, блок отображения, генератор тактовых импульссв, 9 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4772558/24 (22) 22.12.89 (46) 23.12.92, Бюл, Й. 47 (71) Всесоюзный научно-исследовательский институт электроизмерительных.приборов (72) И.А. Андреева, Л.А. Гафт, Е.Г, Спивак, И.В. Чеблоков и А.В. Рождественский (56) Авторское свидетельство СССР

¹ 951146, кл. 6 01 В 13/02, 1978.

Авторское свидетельство СССР № 1322156, кл, G 01 R 13/02, 1985. (54) МНОГОКАНАЛЬНАЯ CMCTEMA CB0PA

И РЕГИСТРАЦИИ ИЗМЕРИТЕЛЬНОЙ ИНФОРМАЦИИ (57) Изобретение относится к вычислительной и информационно-измерительной технике и может быть использовано в автоматизированных системах регистрации бь1стропротекающих процессов. Целью изобретения является..расширение функциоИзобретение относится к вычислительной и информационно-измерительной технике и может быть использовано в автоматизированных системах регистрации быстропротекающих процессов.

Целью предлагаемогО изобретения является расширение функциональных возможностей, уменьшение динамической погрешности, повышение быстродействия и надежности при регистрации аналоговых сигналов.

На фиг.1 представлена блок-схема предлагаемой системы; на фиг,2 — функциональная схема блока управления; на фиг.3— функциональная схема блока отображения;,"Ж 1783547 А1 (505 G 06 F 15/74, G 01 R 13/02

2 нальных возможностей, повышение быстродействия и уменьшение динамической погрешности при регистрации аналоговых сигналов. Поставленная цель "достигается тем, что система для сбора и регйстрации измерительной информации содержит N каналов регистрации по числу групп аналого вых и дискретнъ1х бхбдов, каждый из которых содержит два устройства выборкихранения (УВХ), три коммутатора, программируемый усилитель, АЦП, блок коммутации, буферное запоминающее устройство, счетчик адреса и блок управления, кроме этого система содержит четыре компаратора, два -усилителя {согласующий, инвертиоующий),,qea ЦАП, регистр способа запуска, регистр уровня запуска, регистр контрольного сигнала блок элементов НЕ„ блок дешифрации, два одновибратора, два мультиплексора, блок отображения, генератор тактовых имлульссв, 9 ил. на фиг.4-9 — временные диаграммы ррботы системы в различных режимах.

Многоканальная система содержит (фиг,1) N каналов 1 регистрации по числу групп аналоговых и дискретных входов, каждый из которйх содержит два последовательно соединенных устройства выборкихранения (УВХ) 2,1, 2.2 и два коммутатора

3,1, 3.2 (для аналоговых сигналов), образующих две группы 4,5 аналоговых входов 4,1—

4.N, 5,1 — 5.N, выходы первого и второго коммутаторов 3.1, 3.2 соединены между собой и с первым информационным входом третьего коммутатора 6, выход которого соединен с информационным входом про1783547 граммируемого усилителя 7, содержащего входами записи.и чтения счетчика t8 адреусилитель 8, делитель сопротивлений 9, са, одиннадцатый выход — с первым инфоркоммутатор 10, регистр диапазона 11 и бу- мационным входом блока задержки 61, ферный усилитель 12, вторую группу. 13 уп- выход которого соединен с шиной 25 равляющих входов, аналого-цифровой 5, управлений, информационные входы запопреобразователь (АЦП) 14, блок 15 комму- минающего узла 56, вентилей 57 и мультитации, буферноезапоминающееустройство плексора 58 соединены с информацион16, группы 17.1-17.N дискретных входов, ными входами таймера 51 частоты, первый счетчик 18 адреса, блок 19управления, ши- выход регистра 50 программ соединен с ну 20 данных, шину 21 адреса, шину 22 уп- 10 входом управления мультиплексора 62, перравления, вход 23 внешнего тактирования, вый ийформационный вход которого соедишину 24 прерываний, управляющий выход нен с входом 23 внешнего тактирования, а

25, блок 26дешифрации, регистр 27способа второй информационный вход — с выходом запуска, регистр 28 уровня запуска, регистр генератора 45 тактовых импульсов, второй

29 контрольного сигнала, цифра-аналого- 15 выход регйстра 50 программ с первыми вховый преобразователь(ЦАП) 30, компарато- дами первого и второго элементов ИЛИ ры 31,32, согласующий 33 и инвертирующий 63,64, третий выход — с йервым входом пер34 усилители, мультиплексоры 35,36, одно- вого элемента И-ИЛИ 65, вторым входом вибраторы 37,38, вход 29 внешнего пуска, первого элемента ИЛИ 63 и первым управвход 40 внешнего вторичного пуска, компа- 20 ляющим входом мультиплексора 66, четверраторы 41,42, тый выход — со вторым входом первого блок 43 элементов НЕ, цйфроаналого- элемента И,-ИЛИ 65, первйм входом riepaoвый преобразователь 44, генератор 45 так- ro элемента И 67 и первым входом второго товых импул ьсов, блок 46 отображения, элемейта И-ИЛИ 68; пятый выход — с первыход 47 для подключения к видеомонито- 25 вым входом третьего элемента.И-ИЛИ 69, ру, выход 48 для подключения к графопост- шестой выход — с вторым входом третьего роителю, .группа 49 информационных элемента И-ИЛИ 69 и вторым управляющим входов-выходов блока отображения. входом мультиплексора 66, седьмой выходБлок19управления(фиг.2)содержитре- с первым входом элемента 70 И-ИЛИ-HE u гистр 50 программ, таймер 51 частоты и 30 третьим управляющим входом мультиплектаймер 52 числа дискретизаций, информа- сора 66, восьмой выход — со вторым входом ционные входы которых соединены с пер- элемента 70 И-ИЛИ-НЕ, девятый выход — с выми информационными входами-выхода- первым входом второго элвмента И 71, деми приемопередатчика 53, вторые инфор- сятый выход - с входом разрешения одномационные входы-выходы которого соеди- 35 вибратора 72, одиннадцатый выход -: с нен.ы с шиной 20 данных, вход записи управляющим входом мультиплексора 73, регистра 50 программ, таймера 51 частоты двенадцатый выход — с входом разрешения итаймера52числадискретизацийсоедине- коммутатора 6, выход четвертого мультины с первым и вторым выходами блока де- плексора 62 соединен с.тремя тактовыми шифрации 54; выходы чтения таймера 51 40 входами таймера 51 частоты, первый вход частоты и таймера 52 числа дискретизаций разрешения которого соединен с выходом соединены с третьим выходом второго бло- второго элемента 68 И-ИЛИ, второй вход ка дешифрации 54, первая группа входов разрешения — с выходом второго триггера которого соединена с шиной 21 адресов и 74 и первым входом разрешениятаймера52 группой информационных входов счетчика 45 числа дискретизаций, третий входразреше55 адреса, группа входов разрешения блока ния — соединен с выходом третьего элемен- дешифрации 54 соединена с шиной 22 уп- та 75 И, первый выход таймера 51 частоты равлений, вход разрешения — с одним из соединен с первым входомтретьегоэлеменвыходов первого блокадешифрации26, чет- та 76 ИЛИ и первым тактовым входом тайверый выход блока дешифрации 54 соеди- 50 мера 52 числа дискретизаций, второй выходнен с входом управления со вторым входом третьего элемента ?6 приемопередатчика 53, пятый выход с вхо- ИЛИ и вторым тактовым входом таймера 52 дами записи счетчика 55 адреса, запомина- числа дискретизаций, третий выход — с ющего узла 56, входами управления третьим входом третьего элемента 76 вентилей 57 и мультиплексора 58 и входом 55 ИЛИ, выход которого соединен с третьим записи программируемого усилителя 7, ше- тактовым входом таймера.52 числа дискстой и седьмой выходы — с первым и вторым ретизаций и первым входом четвертого синхровходами первого триггера 59, вось- элемента И 77, второй вход которого сомой выход — с входом запуска одновибрато- еди н е н с в ыходом второго элемента ра 60, девятый и десятый выходы — с ИЛИ 64, второй вход разрешения таймера

1783547

6 . 52 числа дискретизаций соединен с выхо- элемента 86 ИЛИ и счетным входом седьмодом третьего элемента 69 N-ИЛИ, третий готриггера 87, входомустановки $ восьмого вход разрешения соединен с выходом пер- триггера 88 и первым информационным вхового элемента 67 И, первый выход таймера . дом мультиплексора 73, а выход-с входом

52 числа дискретизаций соединен со"вто- 5 установки счетчика 55 адреса, второй:и трерым входом второго элемента И 71, выход тий информационные входы мультиплексокоторого соединен с входом сброса встреть- ра 73 соединены с прямым и инверсным еготриггера78,четвертоготриггера79, вхо- -выходами седьмого трйггера 87, четвертый дом установки S пятого трйггера 80, вход — с первьгм выходом запоминающего информационным входом 0-триггера 81 ре- 10 узла 56, группа выходов которого соединена гистрации и шиной 24 прерываний, второй с вторым ийформациоййым входом мультивыход таймера 52 числа дискретизаций со- . плексора 58, второй выход запоминающего единен с третьим входом элемента 70 И- узла56-ссинхровходамипервого"ивторого

ИЛИ-НЕ и первым информационным одновибраторов37;38,четвертый выход-с входом мультиплексора 66, -... 15 информационным входом 0 восьмого тригтретий выход таймера 52 числа дйскре- гера 88 и шиной 24 прерываний, адресная . тизаций соединен с nepebw входом третье- группа входов запоминающего узла 67 соего элемента И 75 и входом сброса R второго динена с выходами счетчикаМ адреса, счеттриггера74, входустановкиЗ которогосое- ный вход которого соединен с выходом динен с выходом первого элемента 65 И- 20 готовности аналого-цифрового преобразоИЛИ, вход установки третьего триггера 78 вателя 14 и синхровходомдевятоготриггера соединен с (N+5)-м выходом блока дешиф- 89 и первым входом седьмого элемента 90 рации 26, синхровход четвертого триггера И, информационный вход 9 десятого тригге79 соединен с выходом мультиплексора 35, ра 89 соединен с выходом триггера 81 и синхровходСшестоготриггера82соединен 25 вторым входом второго элемента 64 ИЛИ, с выходом мультиплексора 36, выход треть- . вход сброса Й десятого триггера 89 соедиего триггера 78 соединен с входом запуска нем с входом сброса Й первого триггера 59, одновибратора 72, информационным Вхо- входом сброса одновибратора 60 и вторым дом четвертого триггера 79, информацион- йнформациойным входом блока задержки ным входом 0 шестого триггера 82, вторым 30 61; выходом готовности буферного запомиинформационным входом мультиплексора нающего устройства 16, синхровходом С

66 и йервым входом пятого элемента 83 И, триггера 88 и первым входом восьмого элв второй вход которого соединен с прямым мента 91 И; второй вход восьмого элемента выходом пятого триггера 80, вход сброса Я 91 И соединен с прямым выходом триггера которого соединен с выходом четвертого 35 88, а выход — ссинхровходом Стриггера 81, триггера 79 и третьим информационным . инверсный выход триггера 88 соединен с входом мультиплексора 66, четвертый ин- . входом сброса Й триггера 87и вторым вхоформационный вход которого, соединен с дом седьмого элемента 90 И, выход которовыходом шестого триггера 82 и четвертым го соедийен с вторым входом пятого входом элемента 70 И-ИЛИ-НЕ, первый вы- 40 элемента 86 ИЛИ, выход триггера 89 соедиход которого соедийен с третьими входами: нен с первым входом шестого элемента 92 первого и третьего элементов 65,69 И-ИЛИ, ИЛИ и счетным входом счетчика 18 адреса, четвертый вход третьего элемента 69 И- второй вхбд шестого элемента 92 ИЛИ соеИЛИсоединенсинверснымвыходомпятого динен с первым синхровходом. первого триггера 80, вторым входом первого эле- 45 триггера 59, третий вход — с первым выхомента 67 И, четвертым входом первого эле- дом одновибратора 60, а выход —.с входом мента 65 И-ИЛИ, вторым входом третьего записи. буферного запоминающего устройэлемента И 75 и первым входом шестого ства 16, выход первого триггера 59 соедиэлемейта 84 И, ": нен с первым входом седьмого элемента 93 второй вход которого соединен со вто- 50 ИЛИ, второй вход которого соединен со вторым входом элемента 70 И-ИЛИ-НЕ, второй . рым выходом одновибратора 60, а выход — с вход второго элемента 68 И-ИЛИ соединен входом разрешения блока задержки 61, втос выходом пятого элемента 83 И, третий рой синхровход первого триггера 59 и тревход- с выходом nepaoro элемента 63 ИЛИ, тий выход одновибратора 60 соединены с четвертый — с выходом шестого элемента 84 55 первым и вторым входами восьмого элеменИ, вход установки S триггера 81 соединен с та 94 ИЛИ, выходом мультиплексора 66 и первым вхо- выход которого соединен с входом чтедом четвертого элемента 85 ИЛИ, второй ния буферного запоминающего устройства вход которого соединен с выходом четвер- 16, выход одновибратора 72 соединен с вхотого элемента 77 И; первым входом пятого дом установки счетчика 18 адреса, выходы

1783547 мультиплексора 58 соединены с адресными входами первого и второго коммутаторов

3.1, 3,2, выходы вентилей 57 соединены с первой группой входов программируемого усилителя 7, четыре выходы мультиплексора

73 соединены с входами разрешения первого и второго устройств выборки-хранения

2.1, 2.2 и первого и второго коммутаторов

3.1, 3.2.

Блок 46 отображения (фиг.3) содержит блок дешифрации 95, адресные входы которого соединены с шиной адресов 21, входы управления — с входной шиной 22 управления, входы синхронизации — с фазовыми выходами распределителя фаз 96-, первый выход блока дешифрации 95 соединен с шйной 25 управления, второй — с входом разрешения приемопередатчика 97, первые входы-выходы которого соединены с шиной

20 данных, а вторые входы -выходы соединены с информационными входами видеопамяти 98, последовательно соединенной со сдвиговым регистром 99, первыми информационными входами регистра 100 команд и состояний, первого и второго регистров 101, 102 изображения и схемы 103 последовательно интерфейса, первая группа выходов и третий выход блока дешифрации 95 соединены с входами управления видеопамяти 98 и сдвигового регистра 99, четвертый и пятый выходы — с входами записи и разрешения регистра 100 команд и состояний, шестой выход — с первыми входами записи первого и второго регистров 101, 102 изображения, седьмой выход — со вторым входом записи второго регистра 102 изображения, вторая группа выходов — с адреснйми входами мультиплексора 104, первая группа информационных входов которого соединена с выходами первого и второго регистров 101р

102 изображения, а вторая группа информационных входов — с выходами первого и второго счетчиков 105, 106 изображения и входами первого запоминающего узла 107, первый выход которого соединен со счетным входом второго счетчика 106 изображения, второй выход - с входами разрешения второго запоминающего узла 108 и регистра

109 прерываний и вторым информационным входом регистра 100 команд и состояний, восьмой выход блока дешифрации 95 соединен с управляющим входом схемы 103 последовательного интерфейса, тактовый вход которой соединен с выходом генератора 110 тактовых импульсов и входом распределителя фаз 96, второй вход второго запоминающего узла 108 соединен с выходом сдвигового регистра 99, вход записи которого соединен с первым фазовым выходом распределителя фаз 96, первый выход регистра 100 команд и состояний соединен с входом сброса первого регистра

101 изображения, второй выход — с входом

5. сброса второго регистра 102 иэображения, третий выход с входом разрешения регистра прерывания 109, выход которого соединен с шиной 24 прерываний, счетный вход первого счетчика 105 изображения соеди10 нен с вторым фазовым выходом распределителя фаз 96, входы состоянйя схемы 103 последовательного интерфейса соединены с выходами переключателя режимов 111, а выход — с входом преобразователя 112, выходы которого"соединены с группой выходов 49, выхоДы мультиплексора 104 соедйнены с адресными входами видеопамяти 98, выходы запоминающих узлов 107, 108 соединены с группой выходов 48.

Устройства 2,1, 2.2 обеспечивают фик20 сацию мгновенных значения аналоговых сигналов и могут быть выполнены íà MNK pOсхемах типа 1100 СК 4, представляющих собой быстродействующее интегральное

25 устройство выборки и хранения, конденсаторах хранения и буферных усилителях с коэффициентом передачи 1, построенных на операционных усилителях КР544УД2.

Первый, второй и третий коммутаторы

30 3Л, 3.2, 6 коммутируют входные аналоговые сигналы и контрольный сигнал на вход преДелитель 9 сопротивлений представляет собой операционные цепи усилителя 8 и может быть выйолнен на точных резисторах типа С2-29 и переменном резисторе типа

С3-39.

Коммутатор диапазона 10 коммутирует операционные цепи усилителя 8 и может быть выполнен на микросхеме КР590КН4.

Регистр 11 диапазона обеспечивает управленйе коммутатором диапазона 10 и может быть выполнен на микросхемах

К555ТМ8.

Буферный усилитель 12 имеет коэффициент передачи, равный 1, и обеспечивает буферизацию делителя 9 сопротивлений, может быть выполнен на операционном усилителе КР544УД2.

55 образователя 14 и могут быть выполнены на микросхемах КР590КН6 и КР590КН4.

Усилитель 8 представляет собой ойера35 ционный усилитель с программно переключающими коэффициентами передачи, обеспечивающий согласование диапазона входных сигналов, поступающих на группы

4Л-4Я, 5Л-5.N входов с входным диапазо40 ном устройств 2Л, 2,2 и может быть выполнен на быстродействующем усилителе

КА Р544УД2А.

9 1783547 10

Преобразователь 14 мажет быть выполнен на микросхеме К1108ПВ2А, представляющий собой быстродействующий АЦП последовательного приближения, включающий в себя источник опорного напряжения. 5

Блок коммутации 15 осуществляет передачу выходных данных АЦП в устройство синхронизации и может быть выполнен на микросхемах К555АПЗ, движковом вылючателе ВДМ1-4, 10

Буферное запоминающее устройство 16

- содержит собственные накопитель, который может быть выполнен на микросхемах

КР565РУ6Б, схему управления и синхронизации, которая может быть выполнена на 15 микросхеме КМ1810ВТ3.

Счетчик 18 адреса может быть выполнен на микросхемах К555 ИЕ 15, К555 ИЕ7.

Блок дешифрации 26 служит для выбора одного из N каналов регистрации, задания 20 режимов запуска в устройстве синхронизации в соответствии с адресом, установленным на шине 21 адресов и управляющими сигналами шины 22 управления и мажет быть выполнен на микросхемах К555СП1, 25

К555ИД4 и выключателе движковом ВДК14.

Регистри 27 способа запуска принимает .информацию с шины 20 данных, управляет (аналоговыми) компаратора 31,32 и (цифра- 30 выми) компаратора 41,42 и может быть выполнен на микросхемах К555ТМ8, . Регистр 28 уровня запуска выдает информацию на (цифровые) компараторы

41,42 и может быть выполнен на микросхе- 35 мах K555TMS, Регистр 29 контрольного сигнала управляет вторым ЦАП 44 и может быть выполнен на микросхемах К555ТМ8.

Преобразователь 30 принимает инфор- 40 мацию с шины 20 данных и выдает аналоговый сигнал и может быть выполнен на микросхемах К572ПА2А и КР14ОУД608.

Первый и второй компараторы 31,32 выдают сигналы аналогового запуска по поло- 45 жительному или отрицательному фронту и могут быть выполнены на микросхемах

КР554СА4.

Согласующий и инвертирующие усили- 50 тели 33,34 могут быть выполнены на микросхемах КР544УД2А, Первый и второй мультиплексоры 35,36 формируют сигналы пуска и вторичного пуска в зависимости от управляющих сигна- 55 лов и могут быть выполнены на микросхемах К55КП2.

Первый и второй одновибраторы 37,38 (цифрового пуска) с информационным входом, входом сброса и синхровходом могут быть выполнены на микросхемах КП555ТМ2 и К555АГЗ.

Третий и четвертый компараторы 41,42 выдают сигналы цифрового запуска по нарастающему или спадающему фронту и могут быть выполнены на микросхемах

К555СП1, Блок 43 элементов НЕ инвертирует информацию регистра 28 уровня запуска и может быть выполнена на микросхеме

К555Л Н1, Преобразователь 44 принимает информацию с регистра контрольного сигнала и выдает аналоговый контрольный сигнал, величина которого программируется в регистре 29 контрольного сигнала и может быть выполнена на микросхемах К1108ПА1А и

КР140УД6.

Генератор 45 тактовых импульсов представляет собой кварцевый генератор, может быть выполнен на резонаторе

РК169МА5ВС, микросхемах К55ИЕ7, К555ЛН1, резисторах, конденсаторе.

Регистр 50 программ принимает информацию с внутренних шин данных и выдает сигналы, управления режимами регистрации, работой УВХ 2,1, 2.2 коммутаторов 3.1, 3.2, 6 и может быть выполнен на микросхемах К55ИР23, К555ЛИ1. К555ИД4, К555ЛН1, Таймеры 51,52 частоты и числа дискретизации служат для программирования параметров регистрации.

Приемопередатчик 53 осуществляет передачу данных с шины 20 данных ЭВМ на внутреннюю магистраль данных для программирования и наоборот, при любой операции чтения, может быть выполнен на магистральных микросхемах К555АП9.

Блок дешифрации 54 формирует сигналы управления отдельными функциональными узлами в соответствии с адресом, установленным на шине 21 адресов, и.управляющими сигналами шины 22 управления и может быть выполнен на микросхемах

555СП1, К555ЛИЗ, К555ИД7, К555ЛА4, К555ЛН1, К555ЛАЗ, К555ЛЛ1 и движковом выключателе ВДМ1-8.

Счетчик 55 адреса выдает адреса ячеек запоминающего узла 56 при программировании от ЭВЗ и формирует адреса при чтении из запоминающего узла 56 и может быть выполнен на микросхемах К555ИЕ7.

Запоминающий узел 56 содержит последовательность номеров каналов, составляющих цикл измерений с указанием конца цикла, программируется от ЭВМ по шине 20 данных и может быть выполнен на микросхемах КР185РУ9, К555ЛН1, К555ЛАЗ.

1783547

Вентили 57 диапазона измерения пере- ИЛИ-НЕ пропускает либо сигнал вторичнодают с внутренних шин данных код диапа- ro пуска, либо сигнал с выхода таймера 52 зона измерения по сигналу с блока числа дискретизаций в зависимости от редешифрации 54 и могут быть выполнены на жима регистрации и может быть выполнен микросхемах К555АПЗ, 5, на микросхеме К599ЛКЗ; элемент 71 И блоМультиплексор 58 передает код номера кирует сигнал "конец счета" в случае режима канала коммутаторов 3.1, 3.2 либо с внут- непрерывного цикла регистрации и может ренней шины данных при программирова- быть выполнен на микросхемах К555ЛАЗ и нии диапазонов измерения, либо с выхода К555ЛН1. запоминающего узла 56 в процессе регист- 10 Одновибратор 72 с входами раэрешерации и может быть выполнен на микросхе- ния и запуска вырабатывает сигнал сброса ме К555КП11. счетчика 18 адреса и может быть выполнен

Триггер 59 с двумя синхровходами и на микросхеме К555АГЗ; мультиплексор 73 входом сброса R формирует сигналы записи вырабатывает сигналы управления для уст(35fl) и чтения (ЧБП) для устройства 16 и 15 ройств 2.1, 2.2 и коммутаторов 3.1, 3.2 в сигнал зайрета ответа в режиме обращения нормальном и конвейерном режимах вык устройству 16 как к регистру по сигналам борки и может быть выполнен на микросхеЗБП,ЧБПиможетбытьвыполненнамикро- ме К555КП11; триггер 74 с входами схеме К555ТМ2.: установки S u R вырабатывает сигнал разреОдновибратор 60 с выходом запуска и 20 шения работы таймера 52 числа дискретиза- . входом сброса формирует сигналы управле- ций на втором участке регистрации и может ния для устройства 16 в режиме чтения дан- быть выполнен на микросхеме К555ТМ2. ных с преобразователя 14 и может быть Элемент 75 И вырабатывает сигнал раэвыполнен на микросхеме К555АГЗ, на рези- решения работы таймера 51 частоты и мосторах и конденсаторах. - 25 жет быть выполнен на микросхеме

Блок задержки 61 с двумя Ййформаци- К555ЛИ1; элемент 76 ИЛИ собирает имонными входами и входом разрешения при пульсы дискретизации на всех трех участках обращении к отдельным функциональным регистрации и может быть выполнен на микузлам от ЭВМ формирует с задержкой от- росхеме К555ЛИЗ; элемент77И пропускает ветный сигнал и может:быть выполнен на 30 импульсы дискретизации и может быть вымикросхемах К555ЛН1, К555ЛИ1, К555ЛАЗ, полнен на микросхеме К555ЛЛ1; триггер 78 (предпуска) с входами установки S u R может

К155Л П8.

Мультиплексор 62 тактовых импульсов быть выполнен на микросхеме К555ТМ2; вырабатывает так овые импульсы для тай- триггер 79 (пуска) с информационным вхомеров 51,52 используя внутренние или 35 дом 0 и синхровходом С может быть выполвнешние тактовые импульсы.: нен на микросхеме К555ТМ2; триггер 80

Элемент 63 ИЛИ собирает сигналы счета с входами установки S u R формирует предпускового режима регистрации и циф- интервал времени между сигналом "пуск" и рового запуска и может быть выполнен на "конец счета" запрограммированного общемикросхеме К555ЛЛ1; 40 го чиСла дискретизаций и может быть Выэлемент 64 ИЛИ блокирует сигнал с вы. полнен на микросхеме К555ТМ2; триггер 81 хода триггера 81 регистрации и может быть (регистрации) с входом установки S, инфорвыполнен на микросхеме К555ЛЕ1; элемент мационным входом 0 и синхровходом С

65 - ЛИ вырабатывает сигнал управления ределяют время, в течение которого

6 И-И триггером 74 в разных режимах регистра- 45 происходит запись измеренных значений в ции и может быть выполнен на микросхеме устройство 16, и может быть выполнен на

555ЛР11; мультиплексор 66 вырабатывает мйкросхеме К55ТМ2; триггер 82(вторичного сигнал установки i риггера 81 регистрации и пуска) с информационным входом 0 и синхможет быть выполнен на микросхеме ровходомСможетбытьвыполненнамикроК555КП2; элемент 67 И вырабатывает сиг- 50 схеме К555ТМ2. нал разрешения работы таймера 52 числа" Элемент 83 И пропускает сигнал преддискретизаций на первом участке регистра- варительного пуска в случае отсутствия сигции и может быть выполнен на микросхеме нала счета с выхода триггера 80 счета и

555ЛЕ4; элемент 68 И-ИЛИ вырабатывает может быть выполнен на микросхеме сигнал разрешени; работы таймера 51 час- 55 К555ЛИ1; элемент 84 И пропускает сигнал тоты и может быть ыполнен на микросхеме счета с выхода пятого триггера 80 счета в

К599ЛКЗ; элеМент 69 И-ИЛИ вырабатывает случае отсутствия сигнала с выхода элеменсигнал разрешения работы таймера 52 чис- та 70 И-ИЛИ-НЕ; элемент 85 ИЛИ вырабака адреса и ла дискретизаций и может быть выполнен тывает сигнал сброса счетчика 55 на микросхеме К555ЛР11; элемент 70 И- может быть выполнен на микро нен на микросхеме

14

1783547

К555ЛЕ1; элемент 86 ИЛИ вырабатывает сигнал запуска для преобразования 14 и может быть выполнен на микросхеме

К555ЛИ1.

Триггер 87 со счетным входом Си входом сброса R вырабатывает входные сигналы для мультиплексора 73 и может быть выполнен на микросхеме К555ТМ2; триггер

88 (измерения) с информационным входом

D, с синхровходом С и входом установки $ определяет время измерения группы кана-лов (одного цикла) и может быть выполнен на микросхеме К555ТМ2; триггер 89 с информационным входом 0, синхровходом С и входом сброса R вырабатывает сигнал записи в устройстве 16 по заданному фронту сигнала готовности преобразователя 14 и может быть выполнен на микросхеме

К555ТМ2, Элемент 90 И пропускает сигнал готовности с преобразователя 14 для формирования сигнала следующего пуска преобразователя 14 и может быть выполнен на микросхеме К555ЛАЗ; элемент 91 И вырабатывает сигнал сброса триггера 81 регистрации и может быть выполнен на микросхеме К555ЛИ1; элемент 92 ИЛИ вырабатывает сигнал записи в устройство 16 и может быть выполнен на микросхеме

К555ЛИЗ; элемент 93 ИЛИ вырабатывает сигнал запрета ответа и может быть выполнен на микросхеме К555ЛАЗ, элемент 94

ИЛИ вырабатывает сигнал чтения для устройства 16 и может быть выполнен на мик-. росхеме К555Л И1.

Блок дешифрации 95 формирует сигналы управления отдельными функциональными узлами блока 46 отображения в соответствии с адресом, установленным на шине 21 адресos, v управляющими сигналами шины 22 управления и может быть выполнен на микросхемах К555СП1, К555ИД4, К555ЛА2, К555ЛИ1, К55ЛАЗ, К555ЛН1.

К155ЛП8 и выключателе движковом ВДМ14

Распределитель 96 фаз обеспечивает формирование восьми последовательностей тактовых импульсов, последовательно сдвинутых относительно друг друга, и может быть выполнен на микросхеме

К555ИР8; приемопередатчик 97 связывает шину 20 данных ЭВМ с внутренней шиной данных и может быть выполнен на микросхемах К555АП9; видеопамять 98 обеспечивает запоминание одного кадра изображения и может быть выполнена на микросхемах К565РУ5Б.

Сдвиговый регистр 99 обеспечивает прием данных, соответствующих одной группе элементов изображения, от видеопа5

10 изображения, обеспечивает запоминание адреса сборки изображения, а также инкрементирование адреса, может быть выполнен на элементах К555И,Е7.

15 Схема 103 последовательного интер35

40 резонаторе; переключатель режимов 111

45 программирует режим работы схемы 103 по55 образом, 20

30 мяти 98 и преобразует его в последовательность импульсов, может быть выполнен на микросхеме К555РУ9; регистр 100 команд и состояний может быть выполнен на микросхеме К1804ИР1; первый регистр 101 изображения обеспечивает запоминание. адреса группы элементов изображения, а также инкрементирование адреса, может быть выполнен на микросхемах К555И Е7; второй регистр 102 фейса обеспечивает вывод данных на графопостроитель и может быть выполнена на микросхеме КР581ВА1; мультиплексор 104 адреса видеопамяти обесйечивает выдачу адреса видеопамяти 98 при внешнем обращении и чтении видеомонитора, может быть выполнен на микросхеме К555КП12; счетчик

105 изображения обеспечивает формирование текущего адреса группы элементов изображения и йнкрементирование адреса, может быть выполнен на микросхемах

К555ИЕ7; счетчик 106 иэображения обеспечивает формирование текущего адреса строки изображения и инкрементирование адреса, может быть выполнен на микросхеме К555ИЕ7, Запоминающий узел 107 (синхросигналов) формирует импульсы синхронизации, может быть выполнен на микросхемах К556

Т5; запоминающий узел 108 (видеосигналов) обеспечивает управление цветом и мо>кет быть выполнен на микросхемах К556Т5, Регистр109 прерывания формируетсигнал прерывания и может быть выполнен нэ микросхемах К555ТМ2, К155ЛП8, генератор

110 тактовых импульсов представляет собой кварцевый генератор, может быть выполнен на микросхеме К531ГТ1 и следовательного интерфейса и может быть выполнен с помощью перемычек; преобразователь 112 преобразует цифровые сигналы напряжения в токовые и может быть выполнен на микросхсме К155ЛН5, транзисторах КТ361Г, транзисторах KT361I и резисторах, Предлагаемая многоканальная система сбора и регистрации работает следующим

Для регистрации аналоговых сигналов используется принцип автоматической цифровой регистрации, включающий: дискретизэцию процесса во времени с заданными параметрами дискретизации и одновремен15

1783547

16 ную фиксацию мгновенных значений электрических сигналов; измерение зафиксированных мгновенных значений сигналов и получение результатов измерений в двоичном коде; запоминание результатов измерения в буферном запоминающем устройстве (БЗУ).

Таким образом, в результате выполненной регистрации в БЗУ находится образ исследуемого процесса в виде массива мгновенных значений входных сигналов, снятых через заданные интервалы дискретизации, До начала процесса регистрации программно задаются от ЭВМ режимы регистрации в каждых из N блоков 19 управления.

Блок дешифрации 26 под воздействием управляющих сигналов машинной магистрали ввода или вывода, поступающих на шину 22 управления, дешифрирует адрес, поступлений с шины 21 адресов ЭВМ и вырабатывает сигналы выбора одного из N блоков 19 управления, Сигнал выбора разрешает работу блока дешифрации 54, находящегося в блоке 19 управления, который под воздействием управляющих сигналов ввода или вывода вырабатывает сигналы управления отдельными функциональными уМами блока 19 управления в зависимости о значений разрядов шины 21 адресов процессора, Блок задержки 61 при наличии обращения от

ЭВМ, т.е. по".тупление нэ него выходного сигнала блока дешифрации 64 или сигнала готовности устройства 16, выдает ответный сигнал обмена с процессором.по шине 25 управления с задержкой относительно сигналов обращения ввода или вывода, Блок управления 19 обеспечивает четыре программно устанавливаемых режима регистрации с неравномерной дискретизацией на трех участках регистрации; нормальный, когда регистрация производится после пр хода сигналов предварительного пуска (ПП) и пуска (П) на одном, двух или трех учасгках регистрации с программируемым числом и интервалом дискретизаций; задержанный, <огда после прихода сигналов предварите ьного пуска ПП и пуска П выполняется задержка начала регистрации, величина которой программируется, а затем регистрация входного сигнала на одном или двух участках регистрации с программируемым числом и интервалом дискретиза ций; задержанный до вторичного пуска, когда необходимая задержка регистрации заранее неизвестна; после прихода сигналов предварительиого пуска ПП и пуска П выfl0ftHsI8TcA задержкэ начала регистрации до прихода сигнала вторичного пуска (ПВ), а затем регистрация входного сигнала на одном или двух участках регистрации с программируемым числом и интервалом дискретизаций; при этом значение полученной задержки не программируется, а определяется путем чтения таймера 52 числа дискретизаций на первом участке; предпусковой, когда регистрация начи10 нается в момент прихода сигнала предварительного пуска ПП, и состоит из трех участков регистрации; предпускового и двух послепусковых и программируемых интервалом дискретиза-ции для трех участков и числом дискретизаций на двух послепусковых участках регистрации. Число дискретизаций на предпусковом участке может быть любым, в том числе превышающим количество результатов измерений, которое может уместиться в

20 устройстве 16, В этом случае пройзводится стирание самых "старых" результатов измерений и замена их новыми.

Временные диаграммы работы в этих

25 режимах приведены на фиг.4

Таймер частоты служит для программной установки частоты дискретизации на трех участках и работает в режиме делителя частоты.

Таймер числа дискретизации служит для программной устэновки числа дискретизаций на трех учасгках и величины программируемой задержки.

Запомйнающий узел(ЗУ) служитдля выдачи кода номера канала в коммутаторы 3.1, 3.2, переключающие входные аналоговые первый и второй сигналы.

Вид режима регистрации и его параметры хранятся в регистре 50 программ, двух таймерах 51,52 и втором запоминающем устройстве 56 В них записывается инфор30 мация с внутренней шины данных. Приемопередатчик 53 обеспечивает связь между шиной 20 данных ЭВМ и внутренней шиной данных. Сигналы записи в регистр и таймеры вырабатываются блоком дешифрации

35 54.

Регистр 50 программ определяет следующие параметры регистрации:

1) вид выборки аналоговых входныхсигналов: нормальная или конвейерная;

40 2) режим регистрации: задержанный, задержанный до вторичного пуска, предпусковой;

3) блочная запись в БЗУ;

4) непрерывный цикл регистрации;

45 5) вид тактирования; внутреннее или внешнее.

1783547

После программирования системы осуществляют процесс измерения и регистрации входн ых дан н ых.

Для начала работы требуются сигналы предварительного пуска ПП и пуска П для обеспечения синхронизации процесса регистрации с исследуемым процессом.

В качестве сигнала предварительного пуска используется сигнал программируемого предпуска, поступающий с выхода блока дешифрации 26 на все блоки 19 управления и подготавливающий каналы 1 регистрации к процессу регистрации или начинающий регистрацию в нредпусковых режимах.

Система обеспечивает формирование сигнала пуска четырех видов: программируемого цифрового пуска, выполняемого вручную оператором или по программе от процессора; внешнего аналогового пуска, в качестве которого используется один из входных измеряемых сигналов; внешнего цифрового пуска, в качестве которого используется один из внешних аналоговых сигналов, преобразованный в цифровую форму; внешнего вторичного пуска.

По внешнему аналоговому сигналу пуск производится в момент пересечения аналоговым сигналом программно