Устройство кодирования и декодирования информации

Устройство кодирования и декодирования информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах запоминания и обмена информацией ЭВМ, в системах передачи данных Цель изобретения - упрощение устройства Устройство имеет вход 1 информации, вход 2 выбора режима работы, вход 3 синхронизации , элементы ИЛИ 18, 23, счетчики 19, 21, дешифраторы 20, 22, вход 24 начальной установки, корректоры 4 каналов Каждый корректор имеет вход 5 выбора режима работы , вход 6 информации, вход 7 синхронизации , входы 8, 9 управления, элементы И 10-12, 16, оегистр 13, блок 14 памяти, элемент 15 задержки, выход 17. 1 ил.

(l 9) (И) СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4788577/24 (22) 05.02.90 (46) 23.12,92, Бюл. N 47 (72) В.С.Василенко и В.В.Василенко (56) Авторское свидетельство СССР

N. 614437,,кл,,G 06 F 11/08, 1972.

Авторское свидетельство СССР

N. 369567, кл. G 06 F 11/08, 1973.

Авторское свидетельство СССР

Ц, 1580568, кл. 6 06 F 11/08, Н 03 М 13/22, 1982. (54) УСТРОЙСТВО КОДИРОВАНИЯ И ДЕКОДИРОВАНИЯ ИНФОРМАЦИИ (57) Изобретение относится к вь числительной технике и может быть использовано в (sl)s Н 03 M 13/22,G 06 F 11/08 устройствах запоминания и обмена информацией ЭВМ, в системах передачи данных, Цель изобретения — упрощение устройства, Устройство имеет вход 1 информации, вход

2 выбора режима работы, вход 3 синхронизации, элементы ИЛИ 18, 23, счетчики 19.

21, дешифраторы 20, 22, вход 24 начальной установки, корректоры 4 каналов. Каждый корректор имеет вход 5 выбора режима работы, вход 6 информации, вход 7 синхронизации, входы 8, 9 управления, элементы И

10-12, 16, регистр 13, блок 14 памяти, элемент 15 задержки, выход 17. 1 ил.

1783628

Изобретение относится к вычислительной технике и может быть использовано в цифровых ЭВМ повышенной информационной надежности, их устройствах запоминания и обмена информацией, в накопителях 5 цифровой информации и для повышения верности в системах передачи данных, в системах шумопонижения цифровой звуко-, видеозаписи и воспроизведения.

Известно устройство для исправления 10 ошибок, содержащее регистр приемных элементов, дешифратор, группы элементов

И и ИЛИ, элемент фиксации окончания приема кодовых комбинаций, элемент запрета ,и элемент ИЛИ. В этом устройстве обеспе- 15 чивается обнаружение и исправление одиночных ошибок в коде числа.

Недостатком этого устройства является невозможность коррекции ошибок кратности, большей единицы, и невозможность его 20 использования в режиме кодирования, т,е, . для расчета контрольных признаков.

Известно устройство для исправления ошибок всистеме остаточных классов,,содержащее операционный и запоминающий 25 регистр с выходами, блоки памяти констант нулевизации и ошибок, сумматор, переключатель и логические элементы, Недостатком устройства является низкое быстродействие и большие затраты обо- 30 рудования, а также невозможность . использования его в режиме кодирования.

Наиболее близким по технической сущности к изобретению следует считать устройство для обнаружения и исправления 35 ошибок в кодовой последовательности, Это устройство формирует код условных вычетов, При любой одиночной ошибке или при пакете ошибок в устройстве обеспечивается обнаружение и исправление оши- 40 бок, Данное устройство содержит информационный, тактовый и режима кодирования входы, три элемента НЕ, одиннадцать элементов И, одиннадцать элементов ИЛИ, три 45 счетчика, три дешифрагора, группу формирователей сигналов, группу накапливающих сумматоров, четыре коммутатора, группу . регистровчетыре блока памяти, три элемента задержки, триггер, умножитель, блок 50 сравнения и элемент И-ХЕ; т.е. требует существенных аппаратурных затрат.

Целью изобретения является упрощение устройства.

Эта цель достигается тем, что в устрой- 55 ство введена группа корректоров и вход начальной установки, причем информационные входы всех корректоров обьединены и являются информационным входом устройства, входы синхронизации всех корректоров объединены, соединены со счетным входом первого счетчика импульсов и являются входом синхронизации устройства, выходы первого дешифратора соединены с первыми управляющими входами соответствующих корректоров, первый вход первого элемента ИЛИ является входом начальной установки устройства, выход второго дешифратора подключен к вторым управляющим входам всех корректоров, входы выбора режима всех корректоров объединены и являются входом выбора режима устройства, информационные выходы корректоров подключены к соотвегствующим входам второго элемента ИЛИ, п "рвый и второй управляющие выходы последнего корректора группы подключены соответственно к входу сброса первого счетчика импульсов, счетному входу второго счетчика импульсов и второму входу первого элемента ИЛИ, в каждый корректор введены первый, второй, третий и четвертый элементы

И, элемент задержки И, блок памяти, первые входы первого и второго элементов И являются соответственно информационным входом синхронизации корректора, вторые входы первого и второго элементов И объединены и являются первым управляющим входом корректора, выход первого элемента И соединен с входом последовательного приема информации регистра, первый вход третьего элемента И является вторым уп- . равляющим входом корректора, выход второго элемента И соединен с вторым входом третьего элемента И, первым входом четвертого элемента И и входом сдвига информации регистра, выход третьего элемента И соединен с входом элемента задержки, первый выход которого соединен с входом "Чтение" блока памяти, второй выход — с входом

"Запись" регистра, выходы которого соединены с первым адресными входами блока памяти, выход старшего разряда регистра соединен с вторым входом четвертого элемента И. второй адресный вход блока памяти является входом выбора режима корректоров, выходы блока памяти соединены с входами параллельного приема информации регистра, выход второго и третьего элементов И последнего корректора являются соответственно первым и вторым управляющими выходами последнего корректора.

Устройство кодирования и декодирования реализует код взвешенных групп (ВГкод), использование которого для контроля чисел заключается в следующем.

Информационная часть кода числа, представленного в любой системе счисления, в том числе двоичной. или любого кода, 1783628 представленного в виде набора цифр, сопровождается, как и при известных cnqco6ах контроля по модулю, контрольным признаком, Расчет контрольного признака и процесс обнаружения ошибок заключают- 5 ся в следующем.

Исходный код А условно разбивается на определенное число групп разрядов, количество и разрядность которых определяется в зависимости от требуемой корректирую- 10 щей способности, возможностей и свойств

ВГ-кода. Код i-й группы, рассматриваемый как некоторое число а), умножается на соответствующий весовой коэффициент Сь От суммы полученных произведений вычисля- 15 ется остаток по контрольному модулю р в соответствии с выражением

0 (Ла

Это следует из того, что неискаженное число для целей контроля может быть пред- 35 ставлено в виде (2) 40

Если допустить возникновение ошибки величиной Ьа) в одной из групп (aj), то искаженное число, аналогично (2), будет иметь представление

Отсюда видно, что выбирать весовые коэффициенты следует так, чтобы удовлетворялось условие

50 (3) С, (i=12, ..., + а(С), I =j+1 поскольку в противном случае все равно используется только вычет величины Cj по кон- .

55 трольному модулю q, Второе условие выбора также вытекает из выражения (5) и состоит в том, чтобы весовые коэффициенты не являлись делителями контрольного модуля, т,е, Ъ,Ф а) = aj + Ла; mj (4) Представление искаженных ошибок данных j-й группы в выражении (3) в виде обусловлено тем, что появление ошибки любой кратности в любой из фиксированных групп не приводит к появлению переносов в смежные группы. При этом в выражениях (3,4) величина mj" 2 ), где Sj — разрядность

J-й группы.

Из условия (4) следует, что и в силу этого величины возможных ошибок заключены в интервале, определяемом в соответствии с неравенством

Применив процедуру(1) к числам, представленным в соответствии с выражениями (3,2) и вычтя полученные контрольные признаки, получают синдром ошибки

Лг = (Ar (A )) q — — (r(A ) — r(A )}z =

Ла1 Cj (5) Если величина ЛГ отлична от нуля, то число А по сравнению с числом А имеет

1 искажение величиной h,aj и, следовательно, процесс обнаружения ошибок завершен, Очевидно, что для коррекции ошибок, т.е. установления ее места (j) и величины (Ла ), необходимо обеспечить однозначное соответствие между любой возможной величиной искажения Ла в любой из имеющихся групп разрядбв и синдромом ошибки

Л Г, полученным в соответствии с выражением (5). С этой целью необходимо правильно выбрать как величины весовых коэффициентов Cj, так и величину контрольного модуля р.

Рассмотрим порядок выбора весовых коэффициентов, Из выражения (5) следует, что

v = { AajCj}q = {{ Aaj}q {Cj}q}q

1783628 (а Cj}q Ф(а Cj}q

C)D wq или (6) С, Я Я + Лсц }„ц С1 }я

15 i обн = 1

Ч а1 = а1 — Ла1

q > 2n(2 — 1). где d — любое из натурального ряда чисел, причем d < 2 . В противном случае вычис31 ленный в соответствии с выражением (5) синдром ошибки для искажений b aj, кратных d. тождественно равен нулю, т.е. ошибки данной группы вида О, d, 2d, ... по контрольному модулю оказываются неразличными, а следовательно, необнаруживаемыми.

При Определении величины контрольного модуля необходимо исходить из следуЮщих посылок, Во-первых, величина контрольного модуля должна обеспечивать требуемое значение вероятности обнаружения ошибок

Во-вторых. для обеспечения однозначного соответствия между величиной ошибки

Ла и ее синдромом (5) необходимо, чтобы величина модуля превышала число возможных ошйбок r», обнаружение и исправление которых возможно для данного кода, т.е. необходимо обеспечить

qшгош=2, (2 — 1).

/ или, при одинаковой разрядности всех групп, т.е. при $ = S(i = 1,n), Множитель 2 в последних выражениях обусловлен тем, что в зависимости от величины ошибки и исходного кода иска>каемой группы величина r(A), рассчитанная в соответствии с выражением (1), может быть либо больше, либо меньше величины г(А), т.е. одной и той же ошибке может соответствовать либо синдром Л г, лиЬО синдром (Ч- г}ч

В-третьих, для обеспечения однозначности необходимо соблюдать условие неравенства между собой контрольных признаков при возникновении искажений в любой из групп разрядов. Таким образом, должно выполняться неравенство для всех i e J. С учетом представления искаженного числа в виде (3) необходимо

5 обеспечить справедливость неравенства

4 ((aj + h, aj }mj С }я, что в общем случае приводит к выражениюи и

Л

:((а; + Л а 4;С - { а +

+ Л aj }mj Cj } q -. о ° и . где знак Л. Xi означает вычисление

l=1 конъюнкции величин Хь Последнее выраже20 ние для заданных значений гпь т и конт рольного модуля Ч позволяет найти весовые коэффициенты С или для заданного набора

Ci определить значение q.

При таком выборе величин Ci и Ч обеспечивается однозначное соответствие между Л г, с одной стороны, и J, с другой, Это позволяет, получив, например, таблицы соответствия типа Л г — { J, Лcq }, 30 (q- Ьг}q (J, Ëàj }, после обнаружения ошибки обеспечить ее коррекцию, так как из (4) следует

В описанном виде ВГ-код позволяет обнаружить и исправить все однократные ошибки (ошибки в одном разряде) и все те групповые ошибки кратностью Si и менее, 40 которые локализованы в пределах i и группы, Однако исправление групповых ошибок

ВГ-кодом, кроме ошибок, локализованных в пределах одной из групп, не гарантируется.

45 Для устранения этого недостатка в устройстве используется ВГ-код в сочетании с условным перемещением исходной информации. После разбиения исходного кода А на группы разрядов условно считают, 50 что каждая 1-я, Л+ 1, 2 il- 1, ... группы относятся к первому подслову, 2-я, Л+ 2. 2 Л+ 2, ... группы относятся к второму подслову и т.д„Л,Л+Л, 2Л+Л, ... группы относятся кЛ -му подслову. если Л - глубина условного пере55 мещения. Для каждого i-го из Лподслоев рассчитываются контрольные признаки г (А 1), которые размещаются после исходного

1 кода А, В процессе декодирования аналогичным образом рассчитываются r () i = 1,2, ..., Л, дающие возможность определить

1783628

10

1 синдромов Ь гь по которым осуществляется коррекция каждого из А подслов, независимо друг от друга. Нетрудно убедиться, что при этом обеспечивается коррекция ошибок кратности (А — 1)S + 1 и менее, так как при большей кратности ошибок не исключено попадание двух или бол ьшего числа искажений в одно подслово, когда из коррекция не обеспечивается.

При этом ВГ-код выгодно отличается от других известных кодов при коррекции ошибок в словах сравнительно малой разрядности. Так, рекомендуемый международным стандартом ISO код (40,24), или в байтах (5,3), обеспечивает коррекцию однократных ошибок. Если же использовать для коррекции ошибок в исходных числах той же длины (24 разряда) ВГ-код (12,8) с глубиной перемежения А = 3, то получают ВГ-код (36,24), который позволяет обеспечить коррекцию пакетов ошибок до трех разрядов. При этом требуется избыточность в 12 разрядов, что на 4 разряда (25 0), или по отношению к общей разрядности 100/, меньше, чем в коде (40,24), При этом для таких условий ввиду малых значений q, Ла; возможно использование занесенных в память таблиц соответствия

Ь r — (Ьа;,I), Более того, ввиду малой разрядности подслов (nS) и контрольного признака m>= (!о92г(А)+ 1 возможны табличное кодирование и декодирование каждого подслова в отверстии с задаваемым устройству режимом "кодер-декодер". Так, при кодировании no nS (в устройстве S= 1) исходным разрядам, рассматриваемым как адрес числа А, можно сосчитать из таблицы (памяти) занесенные в нее заранее значение кода числа А вместе с mi разрядными его контрольного признака г(А). При декодировании по n S+ гп1 разрядам кода числа А и его контрольного признака r(A) также можно со-. считать из таблицы значение неискаженного исходного кода числа А. Это факт использован в предлагаемом устройстве кодирования и декодирования.

На чертеже представлена схема предлагаемого устройства. Устройство содержит вход 1 информации, фход 2 выбора режима работы, вход 3 синхронизации, А корректоров каналов 4 с входами 5 выбсра режима работы, 6 информации, 7 синхронизации, первым входом 8 управления, вторым входом 9 управления, первым, вторь,м, третьим и четвертым элементами И 10-12, 16, регистрами 13, блоками 14 памяти, элементами

15 задержки, выходами 17, первый и второй элементы ИЛИ 18, 23, первый и вгорой счет20

55 чики 19, 21, первый и второй дешифраторы

20, 22, вход начальной установки 24.

При этом вход 1 информации соединен с входами 6 информации всех А. корректоров

4, вход 2 выбора режима работы подключен к входам 5 выбора режима работы всех корректоров 4, вход 3 синхронизации соединен с входами 7 синхронизации всех корректоров 4и входом первого счетчика 19, выходы которого подключены к входам первого дешифратора 20, Все il выходов первого дешифратора 20 подключены к первым входам

8. управления соответствующих корректоров 4. Выходы второго счетчика 21 подсоединены к входам второго дешифратора 22, выход которого подключен к входам 9 управления коррекцией всех А корректоров 4.

Вход 5 корректора подключен к первому входу блока 14 памяти, выходы которого соединены с входами параллельного приема информации регистра 13. Вход 6 информации корректора подключен к первому входу

nepeoro элемента И 10, второй вход которого подсоединен совместно с вторым входом второго элемента И 11 к второму входу 9 управления, а выход — к входу последовательного приема информации 13. Первый вход второго элемента И 11 соединен с вхо-. дом 7 синхронизации корректора, а выход— с входом управления сдвигом информации регистра 13, первым входом третьего элемента И 12 и вторым входом четвертого элемента И 16, а выход последнего корректора, кроме того, — к входу второго счетчика 21 и входу установки в нуль первого счетчика 19.

Второй вход третьего элемента И 12 под- . ключен к второму входу 9 управления корректора 4, а его выход — к входу элемента 15 задержки, а выход последнего корректора, кроме того, — к второму входу второго элемента ИЛИ 23, первый вход которого соединен с входом начальной установки 24, а выход — с входом установки в нуль второго счетчика 21, Первый выход элемента 15 задержки подключен к управляющему входу

"Чтение" блока 14 памяти, а второй — к входу

"Запись" разрешения параллельного приема регистра 13. Первый и второй выходы регистра 13 совместно подключены к второму входу блока 14 памяти, первый, кроме того, — к первому входу четвертого элемента

И 16, а выход последнего — к выходу 17 корректора. Выходы 17 всех А корректоров

4 подключены к соответствующим входам элемента ИЛИ 18 наА входов, выход которого является выходом устройства, Регистры 13 предназначены для приема и последующих сдвигов информации, поступающей по вхбду последовательного при1783628 контрольным признаком, Например, для

ВГ-кода (12,8) в ячейке с адресом

1001001000001 должно быть записано

100100101111, При этом первые восемь разрядов адреса поступают с ре истра 13, куда 5 поступает подлежащая кодированию информация (10010010). Следующие четыре разряда (0000) имеют значения, соответствующие нулевым уровням сигнагов, так как в режиме "Кодер" этэ информация на реемэ либо по входам параллельного приема информации при наличии сигнала разрешения ее парэллельного приема "Запись" или управления сдвигом "Сдв.". Регистры имеют llo два выхода: первый — выход старшего разряда, второй — выходы всех остальных разрядов регистра, Элемент 15 задержки предназначен для формирования сигнэлэ разрешения чтения из блока 14 памяти и сигнала рэзрешения приема информации по входам параллельного приема "Запись" регистра.13. Первый сигнал должен иметь задержку относительно сигнала управления сдвигом "Сдв." регистра 13 нэ время, достаточное для приема этим регистром по входу последовательного приема очередного разряда информации и сдвига содержимого регистра на один разряд. Сигнал на втором выходе элемента

15 задержки должен быть задержан относительно первого на время считывания информации в блоке 14 памяти..

Блок 14 памяти предназначен для табличного расчета выходной величины в зависимости от режима рэботы устройства и входной информации, При этом сигнал "Кодер", поступающий на первый вход блока 14 памяти с входа 5 выбора ре>кимэ работы корректора, совместно с сигналами, поступающими нэ второй вход блока 14 памяти с обоих выходов регистра 3, образуют адрес ячейки блока 14 памяти, по которому считывается необходимая в данном режиме работы информация при наличии на его управляющем входе разрешающего сигнала "Чтение".

При этом значение сигнала "Кодер", являясь значением одного из разрядов адреса, определяет ту половину записанной в блоке 14 памяти таблицы, а которой хранится требуемая для считывания информэция, Например, при сигнале "Кодер", соответствующем единичному уровню, выбирается кодировочнэя половина, э при сигнале "Кодер", соответствующем нулевому уровню, выбирается декодировочная половина таблицы. зэписэнной в блоках 14 памяти. В кодировочной половине таблицы в каждой ячейке записано вычисленное заранее значение адреса этой ячейки совместно с его гистр 13 не поступает. Последний (тринадцатый) разряд (1) поступает с входа 5 выбора режима работы, Первые восемь разрядов информации, записанной в эту

5 ячейку (10010010), соответствуют контрольному признаку числа, рассчитанному в соответствии с выражением (1) для того же

В Г-кода.

При декодировании, т,е, при сигнале

10 "Кодер", соответствующем нулевому уровню, выбирается декодированная половина таблицы, в каждой ячейке которой записано вычисленное заранее знэчение истинного, испрэвленного кода. Например, в ячейке с

15 адресом 100100111110 должно быть записано значение 10010010, тэк кэк последний разряд адреса (О) определяет считывание информации из декодировочной части таблицы, э использование выражений (1-5) нэ

20 этапе оэсчетэ содержимого этой таблиц,", дает r(A )= 1111, г(А ) =- (8+ 5+ 2+1 ) ы = 0000, ht = 0001, что соответствует искажению разряда с весом С1= 1; следовательно, вместо искаженной части кода 10010011 (с кон25 трольным признэком 1111) следует сосчитать код 10010010. Необходимость считывания контрольного признэка определяется заказчиком устройства. Схема устройства от этого не изменяется.

30 Сосчитанная из блока 14 памяти информация в любом режиме работы устройства записывается по входам параллельного приема информации в регистр 13 при наличии разрешающего сигнала "Запись". Пер35 вый счетчик 19 и первый дешифратор 20 образуют узел управления накоплением и выдачей, В этом узле организован счет синхроимпульсов от 1 до 1. В зависимости от состояния первого счетчика 19 возбу>кдает40 ся соответствующий выход первого дешифратора 20, сигнал с которого поступает на вход 8 управления накоплением и выдачей соответствующего корректора 4, Второй счетчик 21 и второй дешифратор 22 образу45 ют узел управления коррекцией. В этом узле организован счет от 1 до и + mi числа информационных разрядов, поступивших в каждый из Л корректоров 4, При приеме последнего (и + ml) разряда на соответству50 ющем выходе второго дешифратора 22 формируется сигнал, поступающий нэ входы 9 управления коррекцией всех корректоров 4.

После приема последнего информационного разряда в последний корректор на выхо5 де его третьего элемента И 12 формируется сигнал, который через второй элемент ИЛИ

23 поступает на вход второго счетчика 21, устанавливая его в нулевое, исходное состояние.

1783628

5

35

Устройство работает следующим образом. Исходные состояния первых счетчика

19, дешифратора 20 и регистров 13 произвольные (для удобства описания — нулевые); второго счетчика 21 и дешифратора 22— нулевые. Их начальная установка осуществляется сигналом начальной установки по входу 24 устройства, На вход устройства поступает подлежащая обработке информация в последовательном коде. B режиме

"Декодер" эта информация содержит п информационных разрядов, за которыми следуют m>il контрольных разрядов в соответствии с вышеописанной процедурой условного перемежения, при числе разрядов в группах S= 1, числе групп в подслове n nS = n. В этом случае 1-й, g + 1)-й, „., ((n- 1) il+ 1)-й информационные разряды образуют и информационных разрядов первого подслова, 2-й, (Л+ 2)-й, ..., ((и-1) Л+ 2)-й разряды — второго подсловэ, (-й (Л + i). ((n-1) + i)-й — I-ro подслова, а 1-й, (Л+ 1)-й, ..., ((ms-1) iL+ 1)-й контрольные разряды образуют m1 контрольных разрядов первого подслова, 2-й, (1+2)-й, „„((п11-1Я+2)-й разряды — второго подслова, ..., i-й ((m>-1) il+ i)-й—

i-го подслова, Одновременно с каждым информационным символом на вход 3 синхронизации поступают синхронизирующие импульсы, а для задания режима "Декодер" на вход 2 выбора режима работы — сигнал

"Кодер". соответствующий, например, единичному уровню. Этот сигнал подается на входы 5 задания режима работы всех il корректоров 4, задавая блокам 14 памяти по их первым входам режим чтения из декодировочных половин хранящихся в них таблиц, Узел управления накоплением и выдачей, . образованный первым счетчиком 19 и первым дешифратором 20, обеспечивает отсчет групп синхроимпульсов по Л импульсов в каждой. Каждому номеру синхроимпульса в группе (от 1 до А) соответствует такой же номер выхода первого дешифратора 20, на котором при этом формируется сигнал, поступающий на вход 8 управления накоплением и выдачей информации корректора 4 с этим же номером, Этим сигналом разрешается прохождение информации с входа 6 информации корректора на вход последовательного приема регистра 13 и синхроимпульсов с входа 7 синхронизации корректора через первый и второй элементы И 10, 11 соответственно. Этот синхроимпульс с выхода второго элемента И 11 поступает на вход управления сдвигом регистра 13, на второй вход четвертого и на первый вход третьего элементов И 16, 12 соответственно, а так:ке на вход второго счетчика 21 и вход установки в нуль первого счетчика 19. Этим обеспечивается прием в регистр 13 очередного информационного разряда и сдвиг содержимого регистра на один разряд. При этом с выходного разряда регистра 13 информация выдается через четвертый элемент И 16 на выход 17 корректора и через элемент ИЛИ на А входов 18 и на выход устройства. При поступлении очередного разряда информации и очередного синхроимпульса на входы 1,3 устройства изменит состояние первого счетчика 19 и выходов первого дешифратора 20 так, что очередной разряд информации будет занесен в регистр 13 следующего корректора 4, а о выходного разряда регистра 13 этого корректора очередной разряд будет выдан на выход устройства, За А тактов работы устройства будут приняты Л информационных разрядов,по одному в каждый корректор 4, и со всех корректоров 4 будет на выход выда- но i1 информационных разрядов предыдущего слова. После этого первые счетчик 19 и дешифратор 20 сигналом с выхода второго элемента И 11 последнего корректора устанавливаются в исходное состояние. Этот же сигнал изменяет состояние вторых счетчика

21 и дешифратора 22. После поступления (n+ п11) il, синхроимпульсов в регистры 13 всех А корректоров 4 будет приняты все (n+ m>) разрядов, в том числе и информационных и m> контрольных, и выданы на выход устройства (n+ гп1) Х разрядов исправленного предыдущего слова. При этом после приема (п+гп 1)-го разряда каждого подслова на выходе второго дешифратора, соответствующему коду (n+ п11), появляется сигнал, поступающий на входы 9 управления коррекцией всех корректоров 4. Этот сигнал, воздействуя на второй вход третьего элемента И 12, разрешает прохождение синхросигнала с выхода второго элемента И 11 через элемент задержки 15 на блок 14 памяти в качестве сигнала "Чтение", Так как сигнал "Чтение" с первого выхода элемента

15 задержки для блока 13 памяти задержан относительно сигнала сдвига регистра 13, то за это время в регистре завершится процесс приема (и+ m>)-го разряда информации и на его выходах будет находиться (и+ mz)-разрядный код подслова, подлежащий декодированию, При этом в блоке 14 памяти по адресу, образованному (п+п11) разрядами с обоих выходов регистра 13 и входом 5 корректора

4, производится считывание скорректированного (n+ m>)-разрядного кода, который

1783628 поступает на входы параллельного приема регистра 13. Сигнал с вт соединен с входом сброса второго счетчика игнал с второго выхода импульсов, выходы кото ого по кл элемента 15 задержки разрешает этот вхо ам р го подключены к прием. тот входам второго дешифратора, второй элемент ИЛИ, выход которого является выхоПосле приема последнего разряда il-го 5 дом устройства, и г пп ко подслова на выходе третьего элемента И 12 м устроиства, и группу корректоров, каждый из которых включает в себя епоследнего Л -ro корректора 4 формируется гистр, о т л и сигнал, ст, устанавливающий вторые счетчик упрощения устройства, ин о ма, отл ича ющеес я тем, что, с целью

21 и дешифратор 22 через вто ой элемен строиства, информационные р рои элемент входы всех корректоров объединены и явля3 в нулевое состояние. Устройство 10 ются инфо ма ионн б

Таким об азом к входы синхронизации всех корректоров аким образом, к моменту окончания объединены, соединены со счетным вхо ом будет выдано и е ы ее . приема текущего слова на выход устройства пер ваго счетчика импульсов и являются вхоо счетным входом удет выдано предыдущее скорректирован- дом синхронизации устройств .ное слово и во всех ко екто ах рр р х будет вы- 15 первого дешифратора соединены с и устроиства, выходы полняться опе а ия. еко р ц . д дирования. С ми управляющими входами соответств юны с первыа ч приходом первого информационного разря- щих кор корректоров, первый вход пе вого ами соответствуюд очередного слова на выход устройства элемента ИЛИ я поступит первый аз я ско т нта является входом начальной выи разряд скорректированно- установки устройства, выход

ro текущего слова. шифратора подключен к вторым управляюеко е "т жим одер отличается от режима щим. входам все

"Д д р ем, что на вход2 выбора режима выбора режима всех кор екто ов о всех корректоров, входы работы подается сигнал, инверсный по отежима всех корректоров обьединены и являются входом выбора режима стношению к сигналу декодирования и соот- poAcòâà, инфо ма тветствующий, нап име, н л в тва, информационные вь.ходы

Этим сигналом об пример, нулевому уровню, 25 корректоров подключены к со обеспечивается задание щим входам второгоэлемента ИЛИ, пе вый ч ны к соответствуюблокам 14 памяти всех корректоров 4 режи- и в го элемента, первый м и второи управляющие выходы после него а чтения из кодировочных половин храня- корр ектора группы подключены соответстд щихся в них таблиц. На вход 1 информации венно к вхо сб должна поступать инфо ма ия к входу с роса первого счетчика имтупать информация, содержа- 30 пульсов. счетному входу второго счетчика жа их ко и щая и информационных символов, подле- импульсов и второму щ дированию, и т1Ясимволов, та ИЛИ, B каждый ко ому входу первого элеменимеющих н левой в, e каждыи корректор введены пергп1Л симв л нулевои уровень, На место этих вый, второй, третий и чет е

Л о ов после кодирования будут за- И, элемент задержки и блок памяти и твертыи элементы ° писаны символы конт ольног и жки и лок памяти, первые остальном а т р о признака. 8 35 входы первого и второго элементов И р бота устройства осуществляет- ются соответственно инфо ма и и . то в являся так же, как и в е>киме еко р декодирования, за дом и входом синхронизации корректо а, исключением того, что из блоков 14 памяти вторые входы пе вого корректора, будет считываться (п+ а )- аз я ься (п à1)-разрядный код, И объединены и являются первым управлясодержащий и исходных разрядов и m1 раз- 40 ющим входом корректо а, выхо и рядов их контрольного и изнака.

П признака. элемента И соединен с входом последоваос ествля редлагаемое устройство позволяет тельного прие ф ма информации регистра, уществлять исправление любых пакетов первый вход третьего элемента И является яющим входом корректора, ошибок кратностьюА разрядов при меньших . вторым управляющ аппаратурных затратах, чем у прототипа. По 45 выход второго элемента И со сравнению с и соединен с втолючены семь рототипом в устройстве иск- рым входом третьего элем И, элементов И, семь элементов входом четвертого элемента И и вх л мента, первым

ИЛИ, один счетчик, о ин к, дин дешифратор, груп- сдвига информации регистра, выход третьента и входом мутатора, т игге мн па формирователей сигналов, четыре ком- го элемента И соединен с н с входом элемента сравнения., триггер, умножитель и блок 50 задержки. первый выходкоторого сое г соединен с входом "Чтение" блока памяти, второй выФорм ла изоб ход — с входом "Запись" регистра, выходы ормула изобретения которого соединены с первыми адресными

Уст и входами блока памяти, выход старшего разстройство кодирования и декодирова- 55 ряда регистра соединен с вторым входом ния информации, содержащее первый счет- четвертого элемента И, вто ой чих имп льсов, вых по кл ч у, выходы которого вход блока памяти является входом выбо одключены к входам первого дешифрато- режима корректоров, выходы блока памяти вых м вы ора ра, первый элемент ИЛИ. выход которого соединены с входами а д параллельно о приема информации регистра, выходы второго

1783628

Составитель В.Василенко

Техред М.Моргентал Корректор С,Лисина

Редактор Г.Бельская

Заказ 4522 . Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101 и третьего элементов И последнего корректора являются соответственно первым и вторым управляющими выходами последнего корректора.