Система записи и воспроизведения видеосигнала

Система записи и воспроизведения видеосигнала

Иллюстрации

Показать все

Реферат

 

Изобретение относится к телевизионным системам записи.-хранения и воспроизведения видеоинформации. Цель изобретения - повышение степени сжатия видеосигнала . Система записи и воспроизведения видеосигнала содержит: 3 аналого-цифровых преобразователя (1.1-1.3), первый мультиплексор (2.1), б мультиплексоров (2.2-2.7), второй мультиплексор (2.8), 2 ортонормирующих преобразователя (3.1, 3.2), 14 демультиплексоров (4.9, 4.14, 4.1-4.8, 4.10-4.13), 2 блока формирования адреса (5.1, 5.2), устройство кодирования 6, устройство записи 7, носитель записи 8, устройство воспроизведения 9, устройство декодирования 10, блок управления 11.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)э Н 04 N 9/69

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

-К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4824018/09 (22) 07,05;90 (46) 23,12,92, Бюл, М 47 (71) Ленинградский институт авиационного приборостроения (72) А,А.Шаталов, А.Б.Ястребков, В.Ф.Крылков, Г.И.Кучеров и Н,А.Рыбакова (56) Патент США N. 4675750, кл. Н 04 N 5/92, опуб. 1987 (прототип). (54) СИСТЕМА ЗАПИСИ И ВОСПРОИЗВЕДЕНИЯ ВИДЕОСИГНАЛА (57) Изобретение относится к телевизион"ным системам записи;хранения и воспроизИзобретение относится к телевизионным системам записи, хранения и воспроизведения видеоинформации и может быть использовано в вещательном и специальном телевидении, где необходимо записывать большой объем видеоинформации в виде отдельных кадров иэображения для длительного хранения, Известна система (Пат. 2047041 А (Великобиритания). Цифровой накопитель неподвижных изображений, 1980, Н 04 N

5/76), содержащая последовательно соединенные аналого-цифровой преобразователь (АЦП), вход которого является входом устройства, первую памггь на кадр, первый блок обработки данных, формирователь форматной записи. носитель записи, расформирователь форматной записи, второй блок обработки данных, вторую память на кадр, цифроаналоговый преобразователь (ЦАП), выход которого является выходом устройства. В данном устройстве используется суммарно-разностное преосразование, ЯЛ«1783635 А1 ведения видеоинформации, Цель изобретения — повышение степени сжатия видеосигнала. Система записи и воспроизведения, видеосигнала содержит: 3 аналого-цифровых преобразователя (1.1 — 1,3), первый мультиплексор (2.1), 6 мультиплексоров (2.2 — 2,7), второй мультиплексор (2.8), 2 ортонормирующих преобразователя (3.1, 3,2), 14 демультиплексоров (4.9, 4.14, 4.1 — 4.8, 4.10 — 4,13), 2 блока формирования адреса (5.1, 5.2), устройство кодирования 6, устройство записи

7, носите: ь записи 8, устройство воспроизведения 9, устройство декодирования 10, блок управления 11. позволяющее сжать видеоинформацию в два раза. Однако это преобразование не устраняет полностью статистическую связь между соседними элементами изображения, что является недостатком устройства, т.к. сохраняется избыточность, связанная с корреляцией изображения.

Наиболее близка по технической сущ-, ности к предложенной система (Пат, 4675750 (США), Система сжатия видеоинформации, 1987. Н 04 N 5/92), содержащая первый АЦП, вход которого является яркостным входом системы, второй и "третий

АЦП. входы которых являются входами цвето разностн ыи сигналов системы, первый мультиплексор (MX), первый и второй входы которого соединены с выходами второго и третьего АЦП соответственно, первый и второй.блоки преобразования, второй МХ, причем входы первого и в т орог о блоков. преобразования соединены с выходами первого АЦП и первого MX соответственно, а выходы соединены с первым и вторым

1783535 входами второго МХ, последовательно соединенные блок округления, вход которого соединен с выходом второго МХ, линию сравнения, генератор кодов, блок кодирования, формирователь форматной записи, блок записи, носитель записи, блок сопроизведения, расформирователь форматной записи, блок декодирования, память на строку и первый демультиплексор (ДМХ), первый и второй блоки обратного преобразования, входы которых соединены с первым и вторым выходами первого ДМХ соответственно, второй ДМХ, вход которого соединен с выходом второго блока обратного преобразования, первый ЦАП, вход которого соединен с выходом первого блока обратного преобразования, а выход является яркостным выходом системы, второй и третий ЦАП, входы которых соединены с первым и вторым выходами второго ДМХ соответственно; а выходы являются выходами цветоразноатных сигналов системы, Однако в данной системе используется преобразование Адамара, которое при различном характере изображений не является собственным для каждого из них. Это означает, что соседние элементы изображения после преобразования остаются статистически связанными, что является недостатком системы, т.к. сохраняется избыточность, связанная с корреляцией изображения.

Цель изобретения — повышение степени сжатия видеосигнала за счет использования линейного ортонормирующего преобразования, которое позволяет полностью устранить взаимосвязь соседних элементов изображения, что приводит к дополнительному сжатию видеосигнала.

Поставленная цель достигается тем, что в систему записи и воспроизведения видеосигнала, содержащую первый АЦП, вход которого является входом яркостного сигнала системы, второй и третий АЦП, входы которых являются входами цветоразностных сигналов системы, первый МХ, первый и второй входы которого соединены с выходами второго и третьего АЦП соответственно, второй МХ, последовательно соединенные устройство кодирования, устройство записи, носитель записи, устройство воспроизведения и устройство декодйрования; первый ДМХ, второй ДМХ, первый ЦАП, выход которого является выходом яркостного сигнала системы, второй и третий ЦАП, входы которых соединены с первым и вторым выходами второго ДМХ соответственно, а выходы являются выходами цветоразностных сигналов системы, введены первый и второй ортонормирующие преобразовате4 ли (ОП), третий, четвертый, пятый, шестой, седьмой и восьмой МХ, третий, четвертый, пятый, шестой, седьмой, восьмой,-девятый, десятый, одиннадцатый, двенадцатый, три5 надцатый и четырнадцатый ДМХ, первый и второй блоки формирования адреса(БФА) и блок управления (БУ). Первые входы третьего и четвертого МХ соединены с выходами первого АЦП и первого МХ соответственно, 10 а выходы их соединены с информационными входами первого и второго ОП соответственно. Выход нормировки и весовой выход первого ОП соединены с первым и вторым входами пятого MX соответственно, 15 выход которого соединен с первым входом седьмого MX. Выход нормировки и весовой выход второго ОП соединены с первым и вторым входами шестого МХ соответственно, выход которого соединен с первым вхо20 дом восьмого МХ. Информационные выходы первого и второго ОП соединены с выходами третьего и четвертого ДМХ соот- ° ветственно,. первые выходы которых соединены с вторыми входами седьмого и.

25 восьмого MX соответственно. Выходы седьмого и восьмого МХ соединены с пер-вым и вторым входами второго MX соответственно, выход которого соединен с входом устройства кодирования. Входы

30 одиннадцатого и двенадцатого ДМХ соединены с первым и вторым выходами первого

ДМХ соответственно, вход которого соеди- . нен с выходом устройства декодирования, Вторые выходы одиннадцатого и двенадца35 того ДМХ соединены с входами тринадцатого и четырнадцатого ДМХ соответственно. первые их выходы соединены с входами нормировки первого и второго ОП соответственно. Первые выходы тринадцатого и че40 тырнадцатого ДМХ соединены с весовыми входами первого и второго ОП соответственно, вторые выходы их соединены с вторыми входами третьего и четвертого МХ соответственно. Вторые выходы третьего и

45 четвертого ДМХ соединены с входами первого ЦАП и второго ДМХ соответственно.

Первый и второй выходы БУ соединены с первым и вторым входами первого БФА соответственно, выходы которого с первого по

50 десятый соединены с соответствующими входами БУ с первого по десятый. Первые и вторые адресные входй первого ОП объединены с соответствующими адресными входами второго 0ll и подключены к первому и

55 второму адресным выходам первого БФА соответственно. Третий, четвертый, пятый, двадцать пятый, двадцать шестой и двадцать седьмой выходы БУ соединены со входами пятого, шестого, седьмого, восьмого, девятого и десятого ДМХ соответственно.

1783635

Тактовые входы первого, второго и третьего

АЦП соединены с первыми выходами пятого, шестого и седьмого ДМХ соответственно, вторые выходы которых соединены с тактовыми входами первого, второго и третьего ЦАП соответственно, Управляющие входы первого

MX и второго ДМХ объединены и подключены к шестому выходу БУ. Управляющие входы

ДМХ с третьего по десятый, третьего и четвертого МХ, первые синхровходы первого и второго ОП и третьи входы первого и второго БФА объединены и подключены к седьмому выходу

БУ. Синхровходы первого ОП второго по восемнадцатый объединены с соответствующими синхровходами второго ОП и подключены .к выходам BY с восьмого по двадцать четвертый соответственно. Управляющие входы пятого и шестого MX объединены и подключены к первому выходу восьмого ДМХ, управляющие входы седьмого и восьмого МХ объединены и подключены к первому выходу девятого

ДМХ. Управляющие входы одиннадцатого и двенадцатого ДМХ объединены и подключены ко второму выходу восьмого ДМХ, управляющие входы тринадцатого и четырнадцатого

ДМХ обьединены и подключены к второму выходу девятого ДМХ, Первый и второй выходы десятого ДМХ соединены с управляющими входами второго МХ и первого ДМХ соответственно, Первый и второй входы второго БФА соединены с двадцать восьмым выходом БУ и третьим выходом первого БФА соответствен, но. Выход второго БФА соединен с одиннадцатым входом BY. Третьи и четвертые адресные входы первого ОП объединены с соответствующими адресными входами второго

ОП и подключены к первому и второму адресным выходам второго БФА соответственно.

Кроме того, каждый ОП содержит первый и второй элементы задержки (ЭЗ), первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой и девятый МХ, первое и второе запоминающие устройства (ЗУ), первый, второй и третий шинные формирователи (ШФ), регистр (РГ), первый и второй ДМХ, инвертор, первый, второй, третий и четвертый умножители, регистр опорного сигнала (POC), первый и второй сумматоры, первый и второй регистры суммы (РС), регистр дисперсии (РД), первый и второй делители, устройство извлечения корня и вычитатель. Первый вход первого

МХ, а также вторые входы второго и третьего мультиплексоров яв1яются информационным входом, весовым входом и входом нормировки ОП соответственно. Выход первого МХ соединен с входом первого ШФ, вход-выход которого соединен с входом-выходом данных первого ЗУ, Выход второго

МХ соединен с входом второго ШФ, входвыход которого соединен с входом-выходом данных второго 3У. Выход третьего MX сое динен с входом третьего ШФ, вход-выход которого соединен с входом-выходом дан-.

5 ных РГ, Выход первого ШФ соединен с входом первого ДМХ и одновременно является информационным выходом ОП, Первый выход первого ДМХ соединен с входом второго ДМХ, Первые выходы . первого

10 умножителя, четвертого и пятого MX и вычитателя, а также второй вход четвертого MX объединены и подключены ко второму выходу первого ДМХ. Вторые выходы четвертого и пятого МХ, а также второго умножителя и

15 второго делителя объединены и подключены к выходу РОС, вход которого соединен с выходом пятого МХ, Выход четвертого МХ соединен с вторым входом первого умножителя, выход которого соединен с входом первого сумматора. Входы первого РС, РД и первый вход первого делителя объединены и подключены к выходу первого сумматора, второй вход которого соединен с выходом первого РС, Второй вход первого

25 делителя и вход устройства извлечения корня объединены и подключены к выходу РД, Первые входы второго MX и второго умножителя объединены и подключены к выходу первого делителя. Первые выходы третьего

МХ и второго делителя объединены и подключены к выходу устройства извлечения корня, Выход второго делителя соединен с первым входом шестого МХ, Выход второго умножителя соединен с вторым входом вы35.читателя, выход которого соединен с вторым входом шестого МХ, Выход шестого МХ соединен с первьм" входом седьмого МХ, выход которого соединен с вторым входом первого MX. Выход второго ШФ соединен с первым входом третьего умножителя и одновременно является весовым выходом ОП, Выходтретьего ШФ соединен с первым входом четвертого умножителя и одновременно является выходом нормировки ОП, Первый выход второго ДМХ соединен с вторым входом четвертого умножителя. Вторые входы третьего умножителя и восьмого МХ объединены и подключены к второму выходу второго ДМХ. Выход восьмого МХ соеди-. нен с первым входом второго сумматора, второй вход которого соединен с выходом второго PC. Выход четвертого умножителя соединен с первым входом девятого МХ, :выход которого соединен с вторым входом седьмого МХ. Второй вход девятого MX u вход второго PC объединены и подключены к выходу второго сумматора. Управляющие входы второго. третьего и седьмого МХ, а также первого ДМХ объединены и являются первым синхровходом ОП, вторым синхров1783635

20

40

55 ходом которого является вход сдвига РГ, Вход реверса РГ и управляющий вход третьего МФ объединены и являются третьим синхровходом ОП. Тактовый вход второго

ЗУ является четвертым синхровходом ОП.

Вход записи-считывания второго ЗУ и вход второго ЭЗ объединены и являются пятым синхровходом ОП, шестым синхровходом которого является тактовый вход первого

ЗУ, вход записи-считывания которого объединен с входом первого ЭЗ и является седьмым синхровходом ОП. Первый и второй адресные входы первого ЗУ и первый и второй адресные входы второго ЗУ являются первым, вторым, третьим и четвертым адресными входами ОП, восьмым синхровходом которого является управляющий вход первого MX. Управляющий вход четвертого

МХ и вход инвертора объединены и являются девятым синхровходом ОП, десятым синхровходом которого является входом сдвига

РД, причем выход инвертора соединен с управляющим входом пятого МХ, УправляющиЙ вход восьмого МХ, входы 33tlwcvl и установки нуля первого PC являются одиннадцатым, двенадцатым и тринадцатым синхровходами ОП соответственно, четырнадцатым и пятнадцатым синхровходами которого являются вход сдвига РОС и управляющий вход шестого MX соответственно, Входы записи и установки нуля второго РС, а также управляющий вход девятого MX являются шестнадцатым, семнадцатым. и восемнадцатым синхровходами ОП соответственно.

Кроме того, первый БФА содержит с первого по восьмой элементы И, первый и второй ДМХ, первый, второй и третий элементы ИЛИ, с первого по десятый счетчики (СЧ), регистр, первый и второй сумматоры, первый, второй и третий ЭЗ, инкрементор, с первого по шестой дешифраторы (ДШ), с первого по седьмой МХ, схему сравнения и инвертор. Вторые входы первого и второго элементов И и вход первого ДМХ объединены и являются первым входом первого БФА.

Первый вход шестого элемента И является вторым входом первого БФА, Управляющие входы первого ДМХ, четвертого и пятого

МХ, вторые входы третьего элемента ИЛИ и четвертого элемента И обьединены и являются третьим входом первого БФА. Выход первого элемента И и первый выход первого

ДМХ соответственно соединены с первым и вторым входами первого элемента ИЛИ, выход которого соединен со входом первого

СЧ. Первый выход первого СЧ соединен с первым входом первого сумматора, а второй выход соединен с входом второго СЧ, второй выход которого соединен с первым выходом регистра, выход которого соединен со вторым входом первого сумматора, Вход первого ЭЗ, первые входы первого ДШ и седьмого MX объединены и подключены к выходу первого сумматора, Выход первого

ЭЗ соединен со входом инкрементора, выход которого соединен со вторым входом регистра. Второй вход первого ДШ и первый вход шестого мультиплексора объединены и подключены к первому выходу второго СЧ. Второй вход второго элемента

И и первый вход четвертого МХ объединены и подключены к выходу первого ДШ и одновременно являются вторым выходом первого БФА, Второй выход первого ДМХ и выход второго элемента И соединены соответственно с первым,и вторым входами второго элемента ИЛИ, выход которого соединен со входом третьего счетчика. Вход второго ДШ и второй вход шестого MX объединены и подключены к первому выходу третьего СЧ и одновременно являются первым выходом первого БФА. Второй выход третьего СЧ соединен с входом четвертого СЧ. Первыевходы первого MX и второго сумматора объединены и подключены к первому выходу четвертого СЧ, второй выход которого соединен с входом пятого. СЧ и одновременно является девятым выходом первого БФА, Второй вход второго сумматора и вход четвертого ДШ объединены и подключены к выходу пятого СЧ, выход второго сумматора . соединен с вторым входом первого MX.

Вход третьего ДШ и второй вход седьмого

MX объединены и подключены к выходу первого МХ. Выходы второго и третьего ДШ соединены с первым и вторым входами пятого элемента И соответственно, причем выход второго ДШ одновременно является десятым выходом первого БФА, Первый вход третьего элемента И соединен с выходом четвертого ДШ. Вторые входы третьегО и шестого элементов И и первый вход седьмого элемента И обьединены и подключены к выходу пятого элемента И и одновременно являются третьим выходом первого БФА.

Первые входы третьего элемента ИЛИ и четвертого элемента И обьединены и подключены к выходу третьего элемента И. Выход третьего элемента ИЛИ соединен суправляющим входом первого MX и одновременно является седьмым выходом первого БФА.

Выход четвертого элемента И соединен с первым входом пятого МХ. Выход шестого элемента И соединен с входом второго

ДМХ, первый и второй выходы которого соединены с входом шестого СЧ и первым входом восьмого СЧ соответственно. Первые входы второго MX и шестого ДШ объединены и подключены к первому выходу шестого

1783635

СЧ, второй выход которого соединен со вхо- нен с первым входом первого счетчика. Выдом седьмого СЧ. Первый вход третьего МХ ход первого МХ соединен с входом второго и второй вход шестого ДШ объединены и СЧ, Третий вход первого СЧ, второй вход соединены с первым выходом седьмого МХ ДШ и первый вход второго МХ объединены соответственно. Управляющие входы второ- 5 и подключены к выходу второго СЧ. Вторые

ro и третьего МХ и второго ДМХ объединены входы первого и третьего элементов И объи подключены к второму выходу седьмого единены и подключены к выходу ДШ и одСЧ и одновременно являются пятым выхо- новременно являются выходом второго дом первого БФА. Выход шестого ДШ сое- БФА, Выход первого элемента И соединен динен с входом третьего ЭЗ, выход которого 10 со вторым входом второго элемента И, выявляется четвертым выходом первого БФА, ход которого соединен со вторым входом

Второй вход третьего МХ, первые входы пя- третьего СЧ, первый вход СС и второй вход того ДШ и схемы сравнению объединены и третьего МХ объединены и подключены к подключены к выходу восьмого СЧ. Вторые выходутретьего СЧ. Вторые выходы второго входы второго MX и пятого ДШ объединены 15 MX и СС объединены и подключены к выходу и подключены к первому выходу девятого четвертого СЧ. Первые входы третьего СЧ и

СЧ, второй выход которого соединен с пер- четвертого элемента И, а также вход пятого вым входом восьмого элемента И, выход СЧ объединены и подключены к выходу СС. которого соединен с входом десятого СЧ и Выход пятого СЧ соединен со вторым вхоодновременно является пятым выходом р0 домчетвертогоэлемента И, выход которого первого БФА. Выход десятого СЧ соединен соединен со входом четвертого СЧ. Управс вторым выходом схемы сравнения, выход ляющие входы второго и третьего МХ объекоторой соединен с входом второго ЭЗ. Вто- динены и подключены к выходу третьего рые входы восьмого СЧ и восьмого элемента элемента И, Выходы их являются первым и

И, а также вход девятого СЧ объединены и 25 вторым адресными выходами второго БФА, подключены к выходу второго ЭЗ. Первый Кроме того, блок управления содержит . вход первого элемента И и вход инвертора тактовый генератор, датчик логического нуобъединены и подключены к выходу пятого ля,датчиклогической единицы,с первого по

ДШ и одновременно являются шестым Bbl- четырнадцатыйэлементы ИЛИ,спервогопо ходом первого БФА, Вторые входы четвер- 30 двадцать шестой элементы И, с первого по того MX и седьмого элемента И обьединены девятый триггеры(ТР), с первого по восьмой и подключены к выходу инвертора. Выход инверторы, элемент "исключающее ИЛИ", с седьмого элемента И соединен со вторым первого по восьмой ЭЗ, первую и вторую входом пятого MX. Первые управляющие дифференцирующие цепочки (ДЦ). с первовходы шестого и седьмого MX обьединены 35 ro по пятый СЧ, элемент И вЂ” НЕ, ДШ, с пери подключены к выходу четвертого МХ, а вого по девятый МХ, с первой по четвертую вторые управляющие входы их обьединены СС и ключ, Пер ые входы первого, второго, и подключены к выходу пятого МХ, Выходы двенадцатого, двадцать первого и двадцать шестого и седьмого MX являются первым и третьего элементов И, вторые входы пятого, вторым адресными выходами первого БФА 40 девятого, двадцатого элементов И и девятосоответственно. го МХ, а также входы первого, восьмого, Кроме того, второй БФА содержит с девятого TP и первого ЭЗ объединены и первого по пятый СЧ, с первого по четвер- подключены к выходутактового генератора, тый элементы И, первый, второй и третий который одновременно является третьим

МХ, триггер, формирователь импульсов, ДШ 45 выходом БУ. Первый выход первого TP coeи схему сравнения (СС), Второй вход перво- динен со вторым входом первого элемента го СЧ и первый вход второго элемента И И и одновременно является шестым выхообъединены и являются первым входом вто- дом БУ. Второй выход первого TP соединен рого БФА, вторым входом которого являет- со вторым входом второго элемента И. выся управляющий вход первого MX. Первые ходы первого и второго элементов И являвходы первого и третьего элементов И объ- ются четвертым и пятым выходами БУ единены и являются третьим входом второ- соответственно. Выходы датчиков логичего БФА, Первые входы ДШ и третьего МХ ской 1 и логического 0 соединены с первым объединены и подключены к первому выхо- и вторым входами ключа. Управляющие входу первого СЧ. Вход триггера и второй вход ды третьего, четвертого, пятого, шестого, первого МХ объединены и подключены ко восьмого и девятого MX объединены и под55 второму выходу первого СЧ. Вход формиро- ключены к третьему выходу ключа и однователя импульсов и первый вход первого МХ временно являются седьмым выходом БУ. объединены и подключены к выходу тригге- Первый вход первого элемента ИЛИ являетра. Выход формирователя импульсов соеди- ся первым входом БУ. выход его соединен

1783635

12 со входом первой ДЦ, и одновременно — элемента ИЛИ соединен с выходом восьмопятнадцатым выходом БУ, вторым входом го элемента И. Первый вход восьмого МХ и которого является первый вход второго эле- второй вход первого элемента ИЛИ объедимента ИЛИ, Первые входы десятого элемен- нены и подключены к выходу седьмого элета И,третьего TPидевятогоэлемента ИЛИ, 5 мента ИЛИ, причем выход восьмого MX а также вторые входы второго элемента является тринадцатым выходом БУ. Выход

ИЛИ, третьего и восьмого элементов И объ- четвертого элемента ИЛИ соединен с пединен с перединены и являются третьим входом БУ. вым входом тринадцатого элемента ИЛИ, Первые входы третьих элементов И и ИЛИ, выход которого соединен с входом пятого а также вход первого инвертора объедине- 10 ЭЗ иодновременноявляетсядвадцатьвосьны и являются девятым вхоДом БУ, десятым мым выходом БУ восемнадцатым выходо х У

1 дом входом Б является вход второго ЭЗ, выход которогоявляется выходчетвертогоэлеменкоторого соединен с третьим входом седь- та И. Вторые входы двадцать четвертого и мого элемента И, Первые входы седьмого двадцать пятого элементов И и третий вхо тий вход элемента ИЛИ, тринадцатого элемента И, 15 двадцатого элемента И объединены и являэлемента ИЛИ-НЕ ичетвертогоМХ,атакже ются четвертым входом БУ, а также его вторые входы третьего элемента ИЛИ, эле- двадцать четвертым выходом, Вход пятого мента "исключающее ИЛИ" и двенадцатого инвертора и управляющий вход седьмого элемента И объединены и являются седь- MX обьединены и являются пятым входом мым входом БУ, Выход третьего элемента 2р БУ, одиннадцатым входом которого являетИЛИ соединен с первым входом шестого ся первый вход восьмого элемента ИЛИ, а

MX. Первые входы одиннадцатого элемента шестым входом — вход шестого ЭЗ, выход

И и элемента "исключающее ИЛИ", а также которого соединен с входом четвертого СЧ, вторые входы четвертого и шестого MX объ- Восьмым входом БУ является вход второго единены и подключены к выходу второго 25 СЧ, выход которого соединен с первым вхоэлемента ИЛИ, который одновременно яв- дом первой СС. Выходы шестого и седьмого ляется четырнадцатым выходом БУ, девя- элементов И являются двадцатым и девят- . тым и одиннадцатым выходами которого надцатым выходами БУ, двадцать первым являются выходы четвертого и шестого МХ выходом которого является выход пятого соответственно. Первые входы четвертого. 3р элемента ИЛИ. Выход первой ДЦ соединен шестого, седьмого. восьмого элементов И, со входом четвертого ТР, выход которого вторые входы двенадцатого и четырнадца- соединен со входом третьего ЭЗ и одновре- . того элементов ИЛИ, двадцать второго и менно является шестнадцатым выходом БУ. двадцать шестого элементов И и пятого МХ. Первые входы четырнадцатого и пятнадцаа также третьи входы двадцать четвертого и 35 того элементов И и второго МХ, а также двадцать пятого элементов И обьединены и второй вход первого MX обьединены и подподключены к выходу первого ЭЗ. Первые ключены к выходу двенадцатого элемента входы пятого элемента И и шестого элемен- И. Выходы восьмогв и девятого элементов та ИЛИ, вторые входы седьмого элемента И ИЛИ соединены с входами пятого и шестого и пятого элемента ИЛИ, а также третьи вхо- 40 TP соответственно, выходы которых со диды четвертого и восьмого элементов И объ- нены со вторыми входами тринадцатого единены и подключены к выходу первого элемента И и элемента И вЂ” НЕ соответственинвертора. Вторые входы четвертого и шес- но, Вход второго инвертора и первый вход того элементов И и третий вход первого семнадцатого элемента И объединены и элемента ИЛИ объединены и подключены к 4 подключены к выходу тринадцатого злеменвыходу элемента "исключающее ИЛИ". та И. Выход второго инвертора соединен с

Первые входы девятого элемента И и пятого первым входом шестнадцатого элемента И, элемента ИЛИ объединены и подключены к выход которого соединен с первым входом . выходу второго TP„MX и одновременно является двадBT соединен с выходом третьего элемента И, а цать шестым выходом БУ. Входы четвертог орой вход соединен с выходом пятого эле- инвертора и второй ДЦ, а также вторые вхо50 мента И; Выходдевятого элемента И соеди- ды шестнадцатого и восемнадцатого эленен с вторым входом третьего ТР, выход ментов И объединены и подключены к которого соединен с вторым входом шесто- выходу элемента И-НЕ, который одноврего меента ИЛИ..Вторые входы десятого и менно является двадцать седьмым выходо одиннадцатого элементов И объединены и БУ, Вторые входы восьмого и девятого элеподключены к выходу шестого элемента ментов ИЛИ и первого СЧ обьединены и

ИЛИ, выходы их соединены с вторыми вхо- подключены к выходу седьмого ТР, вход кодами четвертого и седьмого элемента ИЛИ торого соединен с выходом второй ДЦ, Высоответственно. Первый вход четвертого ход первого СЧ соединен со входом ДШ, 13

14 выход которого соединен со входом третье- рым входом пятого СЧ. Выход третьей СС го инвертора и вторым входом семнадцато- соединен с входом седьмого инвертора, выго элемента И и одновременно является ход которого соединен с вторым входом двадцать пятым выходом БУ. Первые выхо- седьмого МХ, Первые входы двадцать четды восемнадцатого и девятнадцатого эле- 5 вертого и двадцать шестого элементов И, ментов И, а также вторые входы первого и второй вход восьмого МХ и вход восьмого второго МХ объединены и подключены к вы- инвертора объединены и подключены к выходу третьего инвертора. Выход четвертого ходу двадцать третьего элемента И. Выход инвертора соединен со вторым входом де- восьмого инвертора соединен с первым вховятнадцатого элемента И. Выходы девят- 10 дом двадцать пятого элемента И. Выходы надцатого и восемнадцатого элементов И двадцать четвертого, двадцать пятого и соединены со вторыми входами четырнад- двадцать шестого элементов И являются цатого и пятнадцатого элементов И соответ- двадцать вторым, двадцать третьим и втоственно, выходы которых соединены с рым выходами БУ соответственно. первым и вторым входами десятого элемен- 15 По отношению к известным системам таИЛИсоответственно.Первыйвходперво- . сжатия и обработки видеоинформации в

ro СЧ и второй вход одиннадцатого предлагаемойсистемеиспользуетсясжатие элемента ИЛИ объединены и подключены к видеоинформации путем применейия адапвыходу десятого элемента ИЛИ. Выход сем- тивного ортонормирующего преобразова-, надцатого элемента И соединен с первым 20 ния, позволяющего формировать входом второго МХ, выход которого соеди- характеристики преобразующего устройстнен со входом тринадцатого элемента ИЛИ. ва непосредственно по отсчетам входного

Выход первого МХ соединен с первым вхо- изображения, В известных системах такое дом двенадцатого элемента ИЛИ, выход ко- преобразование не используется. они осноторого соединен со входом четвертого ЭЗ и 25 ваны на других типах преобразования, таодновременно является первым выходом ких, как преобразование Адамара, Фурье, БУ. Выход четвертого ЭЗ соединен с пер- Хаара и ряде других. Использование ортовым входом пятого МХ, выход которого яв- нормирующего преобразования позволило ляется двенадцатым выходом БУ. Выход увеличить степень сжатия видеоинформатретьего ЭЗ соединен с первым входом 30 ции, т.е. увеличить объем записываемой на одиннадцатого элемента ИЛИ, выход кото- носитель записи информации, Кроме того, рого соединен с первым входом девятого реализация ОП предусматривает выполнеМХ, выход которого является восьмым выхо- ние в одном блоке как прямого преобразодом БУ. Выход восьмого TP соединен с пер- вания в режиме записи-видеоинформации, вым входом двадцатого элемента И, выход 35 так и обратного — в режиме воспроизведекоторого соединен с первым входом треть- ния. Существующие системы основаны на

его СЧ. Выходы второй СС и седьмого ЭЗ использовании двух отдельных блоков для объединены и подключены к выходу третье- прямого и обратного преобразования. Таго СЧ, второй вход которого соединен с вы- ким образом введенная в предлагаемое изоходом первой СС, второй вход которой 40 бретение совокупность существенных соединен с выходом седьмого ЭЗ. Выход признаков в изве1:тных"Техническйх решевторой СС соединен со входом шестого ин- ниях отсутствует, что позволяет сделать вывертора и одновременно является семйад- вод о наличии у предлагаемой системы цатым выходом БУ, десятым выходом существенных отличий, которого является выход третьего MX. Пер45 вый вход двадцать второго элемента И сое- На фиг.1 приведена структурная схема динен с первым входом четырнадцатого системы записи и воспроизведения видеоэлемента ИЛИ, выход которого соединен со сигнала; на фиг,2 — функциональная схема вторым выходом третьего МХ. Выход девя- ОП; на фиг.3 — функциональная схема пертого TP соединен с первым входом седьмого вого БФА; на фиг,4 — функциональная схема

МХ, выход которого соединен со вторым второго БФА; на фиг.5 — функциональная

50 входом двадцать третьего элемента l4, вы- схема БУ; на фиг.6 — структурная схема проход пятого инвертора соединен со вторым тотипа; на фиг.7 — диаграммы работы АЦП и входом двадцать первого элемента И, выход ЦАП; на фиг.8 — диаграммы работы системы которого соединен с первым входом пятого в третьем цикле режйма записи и первом счетчика, Входы третьей СС и восьмого ЭЗ цикле режима воспроизведения; на фиг.9—

55 объединены и подключены к выходу пятого принцип записи исходного изображения в

СЧ. Первый и второй входы четвертой СС память ОП; на фиг.10 — диаграммы работы соединены с выходами четвертого СЧ и ОП в первом цикле режима записи; на восьмого ЭЗ, а выход ее соединен со вто- фиг.11 — диаграммы работы ОП во втором

1783635 цикле режима записи; на фиг.12 — диаграммы. работы ОП в третьем цикле режима записи и первом цикле режима воспроизведения; на фиг.13-диаграммы работы ОП во втором цикле режима восйроизведения; на фиг.14 — принцип адресации первого ЗУ; на фиг.15 — принцип адресации второго 3У.

На фиг.1 цифрами обозначены:

1,1-1.3 — первый, второй и третий АЦП;

2.1 — первый МХ;

2,2-2.7 — третий, четвертый, пятый, шестой, седьмой и восьмой МХ;

2,8 — второй МХ;

3.1, 3.2 — первый и второй ОП;

4.1-4.8 —. третий, четвертый, пятый, шестой, седьмой, восьмой, девятый и десятый

ДМХ;

4.9- первый ДМХ;

4.10-4,13 — одиннадцатый, двенадцатый, тринадцатый, четырнадцатый ДМХ;

4.14 — второй ДМХ;

5 1, 5.2 — первый и второй БФА; . 6 — устройство кодирования;

7 — устройство записи;

8 — носитель записи;

9 — устройство воспроизведения;

10 — устройство декодирования;

11 — БУ; .

12.1-12.3 — первый, второй и третий

ЦАП, На фиг.2 цифрами обозначены:

13.1. 13.2 — первый и второй 33;

14.1 — первый МХ;

14,2 — седьмой МХ;

14.3 — шестой МХ;

14.4, 14.5 — четвертый и пятый МХ;

14.6, 14.7- второй и третий МХ;

14 8, 14.9 — восьмой и девятый МХ;

15.1, 15.2 — первое и второе ЗУ;

16.1-16.3 — йервый, второй и третий

ШФ;

17.1, 17.2 — первый и второй ДМХ;

18- инвертор;

19.1-19.4 — первы й, второ й, третий и четвертый умножители;

20- РОС;

21.1, 21.2 — первый и второй сумматоры; 22. 1, 22.2.— первый и второй РС;

23 — вычитатель;

24 " РД;

"25. 1, 25.2 — первый и второй делители;

26 - устройство извлечения-корня;

27- РГ. Р

На фиг.3 цифрами обозначены:

28.1-28.8- первый, второй, третий, четвертйй, пятый, шестой, седьмой и -восьмой элементы И;

29.1, 29.2 — первый и второй ДМХ;

30.1 30.3- первый, второй и третий элементы ИЛИ;

31.1 — 31.10 — первый, второй, третий. четвертый, пятый, шестой, седьмой, восьмой, девятый и десятый СЧ;

32 — регистр;

5 33.1, 33.2 — первый, второй сумматоры;

34.1 — 34.3 — первый, второй и третий ЭЗ;

35 — инкрементор:

36.1-36.6 — первый, второй, третий,четвертый, пятый и шестой ДШ

10 37.1 — 37.7 — первый, второй, третий, чет.вертый, пятый, шестой, седьмой МХ;

38 — схема сравнения;

39 — инвертор.

На фиг.4 цифрами обозначены:

15 40.1-40.4 — первый, второй, третий и четвертый элементы И;

41 1 — 41.5 — первый, второй, третий, четвертый и пятый СЧ;

42 — триггер;

20. 43 — формирователь импульсов;

44.1 — 44.3 — первый, второй и третий MX

45 — СС 46 — ДШ, На фиг.5 цифрами обозначены: . 47 — тактовый. генератор:

48 — датчик логической "1";

49 — датчик логического "0";

50.1-.50.9 — с первого по девятый ТР;

30 51 — ключ;

52,1-52,14 — с первого по четырнадцатый элементы ИЛИ;

53,1-53.8- с первого по восьмой инверторы;

54,1 — 54,26 — с первого по двадцать шестой элементы И;

55 — элемент "исключающее ИЛИ";

56.1-56.8- с первого по восьмой ЭЗ;

57.1, 57.7 - первая и вторая ДЦ;

58.1-58.5 — с первого по пятый СЧ;

59- ДШ;

60 — элемент И-НЕ;

61.1 — 61.9 — с первого по девятый МХ;

62.1-62.4 — с первой по четвертую СС.

На фиг.6 цифрами обозначены;

63.1, 63.2 — первый и второй блоки преобразования;

64 — блок округления;

65 — линия сравнения;

66 — генератор кодов;

67 — блок кодирования;

68 — блок уплотненИя;

69 — блок записи;

70 — блок воспроизведения;

71 — блок расширения;

72 — блок декодирования;

73 — память на строку;

74 1, 74.2 — первый и второй блоки обратного преобразования.

На фиг.7 представлены:

17

18 д) — тактовые импульсы 05 второго ЗУ; е) — сигнал Ue записи-считывания второго ЗУ; ж) — управляющий сигнал 07 восьмого

МХ ОП;

3) с