Мажоритарное устройство

Мажоритарное устройство

Иллюстрации

Показать все

Реферат

 

Сущность изобретения: устройство содержит 3 усилителя, 1 устройство управления , 3 ключа каналов, 1 блок анализа неисправностей, 3 блока формирования команд , блок переключения каналов, 3 резистора обратной связи, п масштабных резисторов, вход проверка блоков формирователей команд, 3 входных резистора, 2 нагрузочных элемента и 3 усилителя мощности , каждый из которых содержит 4 усилительных каскада обратно проводимости и 4 усилительных каскада прямой проводимости , 4 диода, 4 эмиттерных резистора, 2 ограничивающих элемента. 1 з.п. ф-лы, 6 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

r ;-.-..щj eg»„, "@3g@

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (71) Конструкторское бюро электроприборостроения (72) В.И,Редченко, Г,А,Жуков и В.А.Чароян (56) Гильбо Е.П. и др. Обработка сигналов на основе упорядоченного выбора. M.: Советское радио. 1975,.с, 318, рис, 7,17.

Авторское свидетельство СССР

N. 1322463, кл, Н 03 К 19/23, 1985.

I (54) МАЖОРИТАРНОЕ УСТРОЙСТВО

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах управления с повышенными требованиями к надежности, Целью изобретения является повышение надежности и расширение функциональных возможностей путем обеспечения работоспособности при большом разбросе величины нагрузки и обнаружения вида неисправностей.

На фиг, 1а, 16, 1в изображена функциональная схема устройства; на фиг. 2 — пример построения -схемы анализатора неисправностей; на фиг. 3 — пример построения схемы формирователя команд; на фиг.

4а, 46 — схемы усилительных каскадов обратной и прямой проводимости; на фиг. 5а, 56, 5в —.пример установки программных перемычек; на фиг. 6 — пример построения схемы переключения каналов, Устройство содержит усилителя 1, 2; 3, устройство управления 4, ключи каналов 5, блок 6 анализатора неисправностей, блоки

7, 8, 9 формирования команд, блок 10 переключения каналов, резисторы обратной свя„„ Ы Ä 1783637 А1 (ss)s Н 05 К 10/00, Н 03 К 19/23 (57) Сущность изобретения: устройство содержит 3 усилителя, 1. устройство управления, 3 ключа каналов, 1 .блок анализа неисправностей, 3 блока формирования команд, блок переключения каналов, 3 резистора обратной связи, п масштабных резисторов, вход "проверка" блоков формирователей команд, 3 входных резистора, 2 нагрузочных элемента и 3 усилителя мощности, каждый из которых содержит 4 усилительных каскада обратно проводимости и 4 усилительных каскада прямой проводимости, 4 диода, 4 эмиттерных резистора, 2 ограничивающих элемента, 1 э.п. ф-лы, 6 ил. зи 11-1, 11-2; 11-3; масштабные резисторы

12-1,...12-п. каждый из блоков 7, 8, 9 формирования команд содержит вход "Проверка", Устройство содержит также входные резисторы 14-1, 14-2, 14-3, нагрузочные элементы 15-1, 15-2, усилители мощности, состоящие иэ усилительных каскадов обратной проводимости 16, 17, 18, 19 и усилительных каскадов прямой проводимости 20, 21, 22, 23, диоды 24, 25, 26, 27, эмиттерные резисторы 28, 29, 30, 31, ограничивающие элементы 32, ЗЗ. Усилительные каскады 1623, диоды 24-27, эмиттерные резисторы 2831 и ограничивающие элементы 32-33 представляют собой соответствующие блоки выходных транзисторных каскадов 34-1, 34-2, 34-3. Каждый из ключей 5 каналов содержит соответственно ключевые элементы

35, 36, 37, а блок 6 анализа неисправностей содержит, например, нуль-органы 38, 39, 40, масштабные резисторы 41-1„,41-8, опорные резисторы 42-1...42-4, проверочные ключи

43, 44, 45, проверочные элементы И 46...51, и проверочные элементы ИЛИ 52, проверочные J-К триггеры 53...56 и формирователи

1783637 импульсов 57, 58, 59-1, 59-2, Блоки 7, 8, 9, формирования команд содержат выходной элемент И 60, элементы 2И-ИЛИ 62, инвертор 62, блок программных перемычек 63, Усилительный каскад обратной проводимости 16...19 содержит транзистор и-р-и типа

64, развязывающий резистор 65 и резистор утечки 66. Усилительный каскад прямой

* проводимости содержит транзистор р-и-р типа 67, развязывающий резистор 68 и резистор утечки 69. Блок 10 переключения каналов содержит, например, входной элемент ИЛИ 70, входной элемент И 71, J-К-.триггер 72, элементы 73-1, 73-2 формирования, кодовые элементы 74-1, 74-2, 74-3 и регистр сдвига 75;

Устройство работает следующим образом, При подаче с устройства управления 4 сигнала положительной полярности в усилителях мощности открываются каскады обратной проводимости 16, 17 выходных транзис1 орных каскадов 34-1, 34-2, 34-3, которые представляют собой эмиттерные повторители и обеапечиваютусиление потоку.

Затем открываются каскады прямой проводимости 20, 21 выходных транзисторных кас кадо в 34-1. 34-2, 34-3, которые представляют собой схему с общим эмиттером и обеспечивают усиление по напряжению, которые открываются и по нагрузочным элементам 15-1, 15-2 будет протекать ток, В связи стем, что коэффициент усиления схем с общим эмиттером намного больше единиць|, ток нагрузки будет уже ограничен не напряжением на выходах усилителей 1, 2, 3; а напряжением источника питания Е, которое обычно превышает выходное напряжение усилителей в несколько раз. Таким образом обеспечивается работоспособность при изменении нагрузки в широком диапазоне. Такое включение не изменяет фазы системы в общем и, несмотря на введение усилительного каскада, в устройстве будет осуществляться отрицательная обратная связь. При изменении полярности входного сигнала на противоположную аналогично работают каскады прямой проводимости 22; 23 и обратной18, 19. При помощидиодов24,25,26,27 осуществляется развязка входов каскадов от завязки по источникам питания и обеспечивается работоспособность при пробое переходов транзисторов, а также*устраняется подача инверсного напряжения на,каскад усиления противоположной полярности, Заданный коэффициент устанавливается регулировкой резистора 12.

Ток нагрузки (J ) определяется по формуле ж (" г) где Овх — входное напряжение;

R> — величина входного резистора 14;

Rz — величина резистора обратной связи

11, Яз — величина масштабного резистора

12, Следовательно величина тока не зависит от разбросов величин напряжения питания, а определяется только точностными характеристиками резисторов, Если полярность входного сигнала изменяется с большой скоростью возможно закорачивание

"5 источников питания черезтранзисторы, Это устраняется включением ограничительных элементов 32, 33, например индуктивностей, сопротивление которых при малой длительности велико. Стабильность коэф20 фициента передачи определяется коэффициентом передачи разомкнутой системы, Обычно он велик.(до 106), поэтому точность устройства велика, При наличии одной любой неисправности в одном из каналов величина тока через нагрузку не изменяется и определяется величиной по уравнению (1).

Кроме того в процессе работы возможно осуществление контроля работы устройства, В этом случае на вход проверки (Sx.Пр)

30 подэетсл проверочная частота, а йэ вход

"Проверка" блоков формирования команд 7, 8, 9 подается сигнал проверки высоким уровнем. В блоке переключенил каналов 10 первый импульс частоты поступал на вход

Вхпр. и на вход J-К-триггера 72, проходит через второй элемент И 73-2 формирования, вследствие чего кодовал вставка переписывается через кодовые элементы И 74 на регистр сдвига 75, Задний фронт первого импульса установит J-К-триггер в состояние "1" и следующие импульсы будут сдвигать информацию в регистре сдвига 75, Данный регистр закольцован, поэтому цикл сдвига единицы периодически повторяется.

Кодовые перемычки блока программных перемычек 63 набраны таким образом, что если "0" будет на выходе Вых.1р проверочное оборудование включается в первом канале, на выходе Вых.2р — во втором кана50 ле, нэ выходе Вых,3р — в третьем канале, т.е, в этом канале при помощи инвертора 62 и элемента 2И-ИЛИ вырабатывается сигнал на выходе выходного элемента 60 формирователей команд 7, 8, 9. Этот сигнал отключа55 ет нормально-замкнутый ключ ключей каналов 5 и замыкает нормально-разомкнутый проверочный ключ 43, 44 или 45. В лубом случае идет сравнение входных и выходных сигналов нэ нуль-органе 39. Вход1783637 ные и выходные сигналы на входах нуль-органа будут различной полярности. а коэффициенты (величина масштабных резисторов

41-1...41-7) выбраны.так, что при отсутствии неисправностей в неотключенных каналах на его выходах будет нулевой сигнал. Проверочные ключи 43, 44, 45 служат для сохранения коэффициента при имитации неисправностей (отключение канала).

1!

Проверочная частота выбирается таким образом, чтобы ее период был больше rioстоянной времени устройства. В этом случае при срабатывании нуль-органа 39 через открытый сигналом со Вх.1р, Вх. 2р., Вх.Зр 15 проверочный элемент И 46, 47 или 48 сигнал поступает на стробирующий вход соответствующего J-К-триггера 53. 54. 55 а через формирователь импульсов 57, 58, 59-1 йа вход установки в исходное положение "R"

Величина импульса, формируемого формирователем 57, 58, 59-1, формируется больше постоянной времени устройства и меньше периода проверочной частоты, поэтому при

25 наличии неисправности задний фронт сигнала с выходов проверочного ключа 46, 47, 48 установит соответствующий йроверочный J-К-триггер 53, 54 или 55 в состояние

"1", т.е. на выходах анализатора неисправностей (Вых,А, В ых. Б, В ых. В) появится соответствующий сигнал о неисправности.

1

Анализ повторяется далее, При наличии второй неисправности происходитсрабатывание проверочного J-К-триггера 56 аналогично описанному выше, При том сигнал первой неисправности, проходя через входной элемент ИЛИ 70, закрывает входной элемент И 7 1. Сигнал неисправности двух каналов (Вых,А, Б, В) определяет ; в случае 40 необходимости, переключение на рЕзервный канал, Нуль-орган 38 срабатывает от . минимального контролируемого сигйала на входе устройства; а нуль-орган 40 срабатывает при обрыве одной из дублировайнцх 45 нагрузок 15-1, 15-2. В этом случае анализ проводится по выходу (Bbix, R) анализатора

6, Входы Т1, Т2, Т3 анализатора неисйравностей 6 служат для проверки срабатывания нуль-органов 38, 39, 40 при необходимости 50 контроля неисправности а нализатора. В этом случае частота на вход переключателя каналов 10 подается одиночными импульсами по переднему фронту проверочного сигнала Т1, Т2, ТЗ, 55

Таким образом обеспечивается работоспособность при изменении нагрузки и значений питающих напряжений, что повышает надежность и расширяет функциональные возможности устройства.

Формула изобретения

1, Мажоритарное устройство, содержащее три входных резистора, три резистора обратной связи, три усилителя, нагрузочный элемент и масштабййх резисторов., три блока усилителей мощности, один вход питания первого из которых соединен с положительным выводом источника питания, входные резисторы одним выводом подключены к . входу соответствующего усилителя, резисторы обратной связи одним выводом соединены с этим же входом соответствующего усилителя, другие выводы резисторов обратной связи объединены и подключены к общему выводу нагрузочного- элемента и масштабных резйсторов, о т л и ч а ю щ е ес я тем, что с цельс йовышения надежности и расширения функциойальных возможностей путем обеспечения работоспособности при большом разбросе величины и обнаружения вида неисправностей; в устройство введены три ключа, блок анализа неисправностей, три блока формирования команд и блок переключения каналов, при этом нагрузочный элемент выполнен в виде параллельно соединенных резисторов, и масштабных резисторов также соединены параллельно, информационные входы ключей соединены с соответствующими входными шинами устройства, выходы ключей подключены к вторым выводам соответствующих входйых резисторов, выход первого усйлителя подключей к первому и третьему инфармацйонньГм" входам Aepaoro блока усилйтелей мощйости, а также — к второму и четвертому входам третьего блока усилителей мощности, выход второго усилителя подключен к второму и четвертому информационным входМ первого блока усилителей мощности, а также — к первому и третьему информационным входам второго блока усилителей мощности, выход третьего усилителя подкл ючей к второму и четвертому информационным входам второго блока усилителей мощности, а также — к первому и третьему информационным входам третьего блока усилителей мощности, выход riepвбго, второго и гретьего блоков усилителей мощности объединены и подключены к другому выводу нагрузки, другой вывод масштабных резисторов соединен с общей шиной устройства, входы блока переключения кайалов соединены соответственно с первым-третьим кодовыми управляющими входами устройства, входом проверки устройства и шиной исходного состояния уст-, ройства, первыи, второй, и третий выходы блока переключения каналов соединены с соответствующими входами каждого блока формирования команд, четвертый вход ко1783637

10

35 р;п-р-транзисторах, четь:;ре усилительных каскада с общим эмиттером на и-р-и-трандва ограничивающих элемента, аноды первых двух диодов служат соответственно

40 первым и вторым информационными входами блока, катоды этих диодов подключены к

50 усилительных каскадов íà и-р-и-транзисто рах, эмиттерный вывод первого из которых тарого соединен с входом проверки устройства, выходы блоков формирования команд подключены к входам управления соответствующих ключей и к соответствующим первыл контрольным входам блока анализа неисправностей, к трем другим контрольным входам которого подключены выходы ключей, к входу контроля обратной связи.

- блока анализа неисправностей подключен общий вывод нагрузочного элемента и масштабных резисторов, Bxîä контроля выходного . сигнала блока анализа неисправностей связан с выходами блоков усилителей мощности, три остальных входа .блока анализа неисправностей являются входами тестирующих сигналов, выходы блока анализа неисправностей являются контрольными выходами устройства, а вход исходного состояния блока анализа неисправностей соединен с шиной. исходного состояния устройства, положительный вывод источника питания-подключей к первому входу питания второго и третьего блоков усилителей мощности; отрицательный вы вод источника пиФания соединен с вторым входом питания первого, второго и третьего блоков усилителей мощности, причем блок анализа неисправностей содержит три нуль-органа, четыре J K-триггера, три ключа, три опорных резистора, семь масштабирующйх резисторов, три резистора связи, шесть элементов И, элемент ИЛИ и четыре формирователя импульсов, выходы которых связаны соответственно с первыми входами сброса четы рех J К-триггеров, вторые входы сброса J K-триггеров объединены и подключены к входу исходнога состояния блока, К-входы всех триггеров подключены к шине нулевого сигнала, а J-входы — к шине единичного сигнала, первые три контрольных входа блока подключены к управляЮщим входам соответствующих ключей и соответственно.к первым входам первого, второго и третьего элементов И, вторые входы которых подключены к выходу первого нуль-ар- 4 гана, а третьи входы соединены с выходом второго нуль-органа, выход первого нульт органа является одним из контрольных выходов блока, три других контрольных входа блока через опорные резисторы подключены к входу первого нуль-органа, эти же входы через первые три масштабирующих резистора связаны с входом второго нульоргана и через вторые три масштабирующих резистора связаны с 5 информационными входами соответствующих ключей, выходы которых объединены и. подключены к входу второго нуль-.органа, вход контроля обратной связи через седьмой масштабирующий резистор подключен к входу второго нуль-органа, первый,тестирующий вход через первый резистор связи подключен к входу первого нуль-органа, второй тестирующий вход через второй резистор связи подключен к входу первого нуль-органа, третий тестирующий вход через третий резистор связи подключен к входу третьего нуль-органа, выход которого является другим контрольным выходом блока, прямые выходы J К-триггеров являются остальными контрольными выходами блока, вход контроля сигнала нагрузки блока подключен к входу третьего нуль-органа, выход первого элемента И подключен к входу синхронизации первого JK-триггера и к входу первого формирователя импульсов, выход второго элемента И подключен к входу синхронизации второго JK-триггера и к входу второго формирователя импульсов, выход третьего элемента И подключен к вхадусинхранизэции третьего JK-триггера и к входу третьего формирователя импульсов, прямые выходы первого-третьего J К-триггеров подключены к одному из двух входов двух из трех с четвертого па шестой элементов И, выходы которых связаны с соответствующим входам элемента ИЛИ, выход которого подключен к синхронизирующему входу четвертого J К-триггера и к входу четвертого формирователя импульсов.

2, Устройство по п,1, а т л и ч а ю щ е ес я тем, чта каждый блок усилителей мощности содержит четыре диода, четыре усилительных каскада С общим эмиттерам нэ зистарах, четыре эмиттерных резистора и входам первых двух усилительных каскада на п-р-п-транзисторах, катоды других двух диодов служат соответственно третьим и четвертым информационными входами блока, аноды этих диодов подключены к входам первых двух усилительных каскадов на и-рn -транзисторах, выходы которых подключены соответственно к входам двух других соединен с минусовым входам блока, а эмйттерный вывод второго — c коллекторным выводом первого, причем коллекторный вывод второго из них подключен .к первому выводу первого ограничивающего элемента, выходы первых двух усилительных каскадов на п-р-и-транзисторах подключены соответственно к входам двух других усилительных каскадов на р-п-р1783637 транзисторах, эмиттерный вывод первого из которых соединен с полюсным входом блока, а эмиттерный вывод второго — с коллекторным выводом первого, причем коллекторный вывод второго из них подключен 5 к первому вывбду второго ограничивающего элемента, .первый и второй ограничиваю.щие элементы обьединены вторыми выводами in iпiоoд кKlлiiюoч еeнH ы i к K в ы хxоoд у б fлiоoкKа, а змиттерные выводы первых двух усилительных каскадов на п-р-и-транзисторах и первых двух усилительных каскадов на р-и-р-транзисторах через соответствующие эмиттерные резисторы соединены с общей шиной.

1783637

1783637

Яы Вью & Вл А ш .г

У rÀ

1783637 фри $

XL"

7р 3р . 7р

®» & 3p Р 2Р Зр

Вх 8g уу

1 ф Я ф 3 ф

Ю Р

Составитель В. Редченко

Редактор Г, Мельникова Техред М, Моргентал Корректор М, Керецман

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 1758 Тираж Подписное

ЙНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5