Устройство для программного регулирования

Устройство для программного регулирования

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для управления специализированными вычислительными системами и АСУ ТП, работающими в реальном масштабе времени. Цель изобретения - улучшение динамических характеристик путем задания произвольной величины приращения сигнала регулирования. Поставленная цель достигается путем введения схемы 25 сравнения, сумматора 26, регистра 14 сигнала, коммутатора адреса, коммутатора 21 кода, коммутатора 22 приращения , второго элемента ИЛИ 32, третьего элемента И 30. Сущность изобретения состоит в формировании сигналов регулирования с высокой крутизной фронтов и спадов . 7 ил.

СОЮЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПЪ БЛИК (я)5 G 05 В 19/18

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4865363/24 (22) 25.06,90 (46) 30.12,92, бюл. Ь 48 (72) Н.П.благодарный, Г.Н.Тимонькин;

В.С,Харченко, B.M,Ìîèñååíêo и С.Н.Ткаченко (56) Авторское свидетельство СССР

N 1042018, кл. С 06 F 9/22, 1983.

Авторское свидетельство СССР

N- 1571550, кл. G 05 В 19/18, 1988.

Авторское свидетельство СССР

N - 1368880, кл. G 06 F 9/00, 1988. (54} УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО

РЕГУЛИРОВАНИЯ (57) Изобретение относится к области автоматики и вычислительной техники и может

„„:Ы„„1784941 А1

2 быть использовано для управления специализированнымии вычислительными системами и АСУ ТП, работающими в реальном масштабе времени. Цель изобретения— улучшение динамических характеристик путем задания произвольной величины приращения сигнала регулйрования.

Поставленная цель достигается путем введения схемы 25 сравнения, сумматора 26, регистра 14 сигнала, коммутатора адреса, коммутатора 21 кода. коммутатора 22 приращения, второго элемента ИЛИ 32, третьего элемента И 30, Сущность изобретения состоит в формировании сигналов регулирования с высокой крутизной фронтов и спадов. 7 ил, 1784941

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для управления специализированными вычислительными системами и АСУ ТП, работающими в реальном масштабе времени.

Известно устройство управления, содержащее блок формирования команд, регистр "команд. счетчик, дешифратор, мультипл ек сор, генератор, триггер, блок элементов И, первый — третий элементы И, элемент ИЛИ, первый элемент задержки..

Недостатком устройства является низкое быстродействие.

Известно устройство для программного регулирования, содер>кащее первый и второй блоки памяти, регистр адреса, счетчик адреса, счетчик сйгнала, мультиплексор условий, схему сравнения, делитель. схему не5

10 равнозначности, коммутатор, триггер пуска, 20 триггер ошибки, элементы И, ИЛИ, Недостатком устойства являются невысокие динамические характеристики. Этот недостаток обусловлен тем, что содержи мое . счетчика сигнала может измениться 25 только на единицу в каждом такте формирования линейного участка сигнала регулирования. Это приводит к тому, что крутизна сигналов регулирования не может превышать 45О . При формировании сигналов с 30 большой крутизной необходимо выбрать из первого блока памяти информацию, что приводит к увеличению объема оборудования и уменьшению быстродействия устройства. 35

Наиболее близким к предлагаемому устройству по технической сущности И достигаемому положительному эффекту является устройство программного регулйрования, содержащее блок формирования команд, 40 регистркоманд, счетчик, дешифратор, мультиплексор, генератор импульсов, триггер, . блок элементов И, элементы ИЛИ, НЕ, пер" вый и второй элементы задер>кки, причем информационный вход устройства соеди- 45 нен с первым информационным входом блока формирования команд, вйход кода команд которого соедйнен с информационным входом регистра команд, выход поля номера объекта управления и выход поля 50 типа управляющего сигнала регистра команд соединены с входом дешифратора и управляющим входом мультиплексора соотвественно, выход дешифратора соединен с первым входом блока элементов И, выход 55 мультиплексора соединен с вторым входом блока элементов И, выход которого является выходом устройства, выход генератора импульсов соединен с первым входом второ- го элемента И, выход первого элемента И соединен с входом синхронизации регистра команд, выход второго элемента И соединен с первым информационным входом мультиплексора и со счетным входом счетчика, выход элемента ИЛИ вЂ” с вторым информационным входом мультиплексора и с входами элемента ИЛИ, выход поля адреса регистра команд — с вторым информационным входом блока формирования команд, выход поля длительности такта которого соединен с информационным входом счетчика, выход признака конца работы регистра команд соединен через второй элемент задержки с первым входом третьего элемента

И, выход которого соединен с входом установки в ноль триггера, вход пуска устройства — с входом установки "1" триггера, выход которого соединен с входом останова генератора импульсов, выход первого элемента

И соединен с входом синхронизации счетчика, выход элемента ИЛИ вЂ” с вторым входом второго элемента И, а через элемент НŠ— с вторыми входами первого и третьего элементов И, Недостатком устройства-прототипа является отсутствие модуляции сигнала регулирования по уровню, что также не позволяет обеспечивать высокие динамические характеристики сигналов регулирования, Целью предлагаемого изобретения является улучшение динамических характеристик путем задания произвольной величины приращения сигнала регулирования.

Поставленная цель достигается:тем, что в устройство для программного регулирова ния, содержащее блок памяти команд управления, регистр команд, счетчик длительности, триггер пуска, генератор, мультиплексор условий, мультиплексор из" мейения, первый и второй элементы И, первый элемент ИЛИ,. элемент. НЕ, причем выходуправляющих сигналов блока памяти команд управления соединен с информационным входом регистра команды, выход кода длительности линейного участка — с информационным входом счетчика длительности, информационные выходы которого I соединены с группой входов первого элемента ИЛИ и с соответствующими информационными входами мультиплексора изменения, выход первого элемента ИЛИ соединен с первым информационным входом мультиплексора изменения и с входом элемента НЕ, выход элемента HE - с первым входам первого элемента И, выход пуска устройства — с входом триггера пуска, инверсный выход которого соединен с первым входом и группой входов регистра команды, прямой выход триггера пуска соединен со

1784941 входом генератора импульсов, выход генератора импульсов — с первым входом второ- . го элемента И и с вторым входом первого элемента И, выход которого соединен с Свходами регистра команды и счетчика дли- 5 тельности, выход первого элемента ИЛИ соединен со вторым входом второго элемента И, выход которого соединен с вычитающим входом счетчика длительности и вторым информационным входом мультиплек- 10 сора длительности, выход модифицируемого разряда адреса выхода кода адреса следуют. ей команды регистра команды соединен с первым информационным входом мультиплексора условий, входы логических 15 условий соединены с соответствующими входами группы информационных входов мультиплексора условий, выход кода проверяемого логического условия регистра команды соединен с адресным входом 20 мультиплексора условий, дополнительно введены второй элемент ИЛИ, третий элеент И, схема сравнения, сумматор, регистр сигнала, коммутатор адреса, коммутатор кода, коммутатор приращения, причем вход 25 операций устройства соединен с первым информационным входом коммутатора адреса, выход которого соединен с адресным входом блока памяти команд управления, выход конца команды регистра команды со- 30 единен с управляющим входом коммутатора адреса, выходы немодифицируемой части адреса выходов кода адреса следующей команды регистра соединены с соответствующими входами второго 35 информационного входа коммутатора адреса, выход кода установки блока команд уп равления соединен с первым информационным входом коммутатора кода, выход которого соединен с информационным входом регистра сигнала, выход регистра сигнала соединен с первым .информационным входом сумматора, выход которого является выходом устройства и соединен с вторым информационным входом 45 коммутатора кода и с первым входом схемы сравнения, выход схемы сравнения соединен с первым управляющим входом коммутатара приращения и инверсным входом третьего элемента И, выход которого соеди- 50 нен с вторы:. управляющим входом коммутатора приращения и входом суммирования единицы сумматора, выход коммутатора приращения соединен с вторым информационным входом сумматора, выходы кода 55 угла наклона регистра команды соединены с соответствующими входами младших разрядов прямого и инверсного информационных входов коммутатора приращения, выход сигнала логического нуля соединен с вхсдами старших разрядов прямого и инверсного информационных входов коммутатора приращения, выход метки знака наклона регистра команды — с прямым входом третьего элемента И, выход кода экстремума регистра команды — с вторым входом схемы сравнения, выход кода частоты измерения. регистра команды — с дресным входом мультиплексора изменения, выход метки конца работы регистра коман-, ды - с R - входом триггера пуска, выход элемента НŠ— с управляющим входом коммутатора кода. выход мультиплексора изменения — с вторым входом второго элемента ИЛИ, выход которого соединен с входом синхронизации регистра сигнала;

Сущность предлагаемого технического решения состоит в том, что улучшение динамических характеристик достигается введением регистра сигнала, сумматора, схемы сравнения, коммутаторов, элементов И, ИЛИ, позволяющих обеспечивать формирование кода приращения сигнала регулирования произвольной величины, что позволяет формировать сигналы регулирования с высокой крутизной фронтов и спадов.

В общем случае сигнал регулирования

S(t) может быть аппроксимирован совокупностью линейных участков, Число этих участков определяется требованиями к точности аппроксимации и быстродействием устройства. В блоке памяти заявляемого устройства хранится информация о линейных участках и порядке их следования в процессе формирования сигнала регулирования S(t). В процесе формирования сигнала регулирования $ (т) заявляемое устройство последовательно во времени формирует значения линейных участков, аппроксимирующих значение S;(t). B процессе формироавния линейного участка сигнала регулирования величина пиращения может выбираться произвольной и ограничиваться разрядностью кода угла наклона. Кроме того, в течение времени формирования линейного участка в заявляемом устройстве хранится экстремальнбе значение сигнала регулирг алания на этом участке, Это обстоятельство позволяет формировать участки с постоянным значением сигнала регулирования и существенно уменьшать объем оборудования устройства.

Новизна решения Состоит во введении регистра сигнала, сумматора, коммутатора кода, коммутатора приращения, схемы сравнения второго элемента ИЛИ и третьего элемента И.

1784941

Введение сумматора и обусловленных им связей позволяет формировать текущее значение сигнала S(t) регулирования.

Введение регистра позволяет хранить в течение времени формирования текущего значения сигнала регулирования его значения в предыдущем такте.

Введение коммутатора адреса и его связей позволяет выдавать адрес очередной команды на блок памяти.

Введение коммутатора кода и его связей позволяет выдавать на регистр сигнала код установки на значение сигнала регулирования.

Введение коммутатора приращения и его связей позволяет формировать прямой или обратный код угла наклона (приращения).

Введение схемы сравнения и ее связей позволяет ограничивать значения сигнала регулирования экстремального значения на линейном участке, Введение элементов И, ИЛИ и их связей позволяет обеспечивать устойчивую работу устройства, Возможность достижения поло>кительного эффекта подтвер>кдается тем; что с введением регистра сигнала, сумматора, коммутатора адреса, кода и приращения, схемы сравйения, второго элемента ИЛИ, третьего элемента И появляется возможность формировать линейные участки сигналов регулирования с углом наклона, превышающим 45О, На фиг,1 приведена функциональная схема устройства программного регулиро вания; на фиг,2 — формат команды; на фиг.3 — пример формирования линейного отрезка функции у() на интервале 1, на фиг,4 — пример аппроксимации функции y(t) линейными отрезками l1.!2,!з,4; на фиг.5 — области допускаемых изменений функции регулирования, достигаемые в заявляемом устройстве и устройстве-прототипе; на фиг.6 — пример аппроксимации функций регулирования; на фиг,7 — временная диаграмма работы устройства.

Устройство программного регулирования (фиг.1) содержит блок 1 памяти с выходом 2 кода уставки, выходом 3 управляющих сигналов, выходом 4 кода длительности линейного участка, регистр 5 команды с выходом 6 конца программы, с выходом 7 кода адреса следующей команды, с выходом 8 кода проверяемого условия, с выходом 9 кода угла наклона, с выходом 10 мотки знака наклона, выходом 11 кода экстремума, с выходом 12 кода частоты изменения состояния регистра 14, выход 13 метки конца работы, регистр 14 сигнала. счетчик 15 длительнорым . информационным входом мул ьтиплексора 23 длител ь ности.

Выход модифицируемого разряда адреса выхода 7 кода адерса следующей коман45 ды регистра 5 командьi соединен с первым информационным входом мультиплексора 24 условий. Входы 37 логических условий соединены с соответствующими входами группы информационных входов

50 мультиплексора 24 условий. Выход 8 кода проверяемого логического условия регистра

5 команды соединен с адресным входом мультиплексора 24 условий. Вход 36 входа операции соединен с первым .информаци55 онным входом коммутатора 20 адерса, выход которого соединен с адресным входом блока 1 памяти. Выход 6 конца команды регистра 5 команды соединен с управляющим входом коммутатора 20 адерса, Выходы немодифицируемой части адерса

35 сти, триггер 16 пуска, генератор 17 с выходом 18, коммутатор 20 адреса, коммутатор

21 кода, коммутатор 22 приращения, мультиплексор 23 изменения с выходом 19, мультиплексор 24 условий, схему 25 сравнения, сумматор 26, первый и второй элементы И

27, 28, выход 29 коммутатора 22 приращений, третий элемент И 30. элементы ИЛИ 31, 32, элемент HE 33, выход 34 коммутатора 21 кода, выход 35 сигнала логического нуля, выход 36 кода операции, вход 37 логических условий, вход 38 пуска, выход 39 устройства, Выход 3 управляющих сигналов блока памяти соединен с информационным входом регистра 5 команды, выход 9 кода длительности линейного участка соединен с информационным входом счетчика l5 длительности, информационные выходы которого соединены со входами первого элемента ИЛИ 31 и с соответствующими информационными входами мультиплексора

23 изменения. Выход первого элемента

ИЛИ 31 соединен с первым информационным входом мультиплексора 23 изменения и с входом элемента НЕ 23, выход элемента

HE 23 соединен с первым входом первого элемента И 27, вход 38 пуска соединен с

S-входом триггера 16 пуска, инверсный выход котОрого соединен с первым S-входом, вторым h- u R-входами регистра 5 команды.

Прямой выход триггера 16 пуска соединен с входом генератора l7, Выход генератора 17 соединен с первым входом второго элемента И 28 и вторым входом первого элемента

И 27, выход которого соединен с С-входами регистра 5 команды и счетчика 15 длительности. Выход первого элемента ИЛИ 31 соединен с вторым входом второго элемента

И 28. выход которого соединен с вычитающим входом счетчика 15 длительности и вто1784941 выходов 7 кода адреса следующей команды регистра 5 команды соединены с соответствующими входами второго информационного входа коммутатора 20 адреса. Выход 2 кода уставки блока 1 памяти соединен с первым информационным входом коммутатора 21 кода, выход 34 которого соединен с информационным входом регистра 14 сигнала. Выход регистра 14 сигнала соединен с первым информационным входом сумматора 26, выход которого является выходом

39 устройства и соединен с вторым информационным входом коммутатора 21 кода-и с первым входом схемы 25 сравнения. Выход схемы 25 сравнения соединен с первым управляющим входом коммутатора 22 приращения и инверсным входом третьего элемента И 30, выход которого соединен с

BTopblM управляющим входом коммутатора

22 приращения и входом суммирования единицы сумматора 26. Выход коммутатора

22 приращения соединен с вторым информационным входом сумматора 26. Выходы

9 кода угла наклона регистра 5 команды соединены с соответствующими входами младших разрядов прямого и. инверсного информационных входов коммутатора 22 приращения, Вход 35 сигнала логического нуля соединен с входами старших разрядов прямого и инверсного информационных входов коммутатора 22 приращения. Выход 10 метки зйака наклона регистра 5 команды соединен с йрямь1м входом третьего элемента И 30. Выход 11 кода экстремума регистра 5 команды сбединен с вторым входом схемы 25 сравнения. Выход

12 кода частоты изменения регистра 5 команды соединен с адресным входом мультиплексрра 23 изменения. Выход 13 метки конца работы регистра 5 команды соединен с R- входом триггера 16 пуска . выход элемента НЕ 33 соединен с управляющим входом коммутатора 21 кода. Выход перврго элемента И 27 соединен с первым входом элемента ИЛИ 32. Выход мультиплексора 23 изменения соединен с вторым входом второго элемента ИЛИ 32, выход которого соединен с входом синхронизации регистра 14 сигнала.

Рассмотрим назначение элементов предлагаемого устройства. Блок .1 памяти предназначен для хранения команд управления. Каждая команда состоит из трех понятий: поля кода уставки (поле 2); поля управляющих сигналов (поле 2). поля кода длительности линейного участка (поле 4).

Код установки определяет начальное значение сигнала регулирования. Длительность линейных участков сигнала регулирования выбирается исходя из требуемой точности аппроксимации сигнала Si(t) регулирования.

Одна команда содержит информацию об одном линейном участке {длительность

5 участка, начальное значение сигнала регулирования, угол наклона, код приращения, экстремальное значение).

Регистр 5 команды служит для хранения поля 3 управляющих сигналов, которое по10 ступает из блока 1 памяти и состоит из 8 полей: поля кода метки конца программы

- (поле 6), поля кода адреса следующей команды (поле 7), поля кода проверяемого условия (поле 8), поля кода угла наклона (поле

15 9), поля кода метки знака наклона(поле 10), поля кода экстремума (поле 11), поля кода метки конца работы (поле 12).

В поле 6 сигнал принимает. единичное значение только в последней команде про20 граммы. В остальных командах программы значение сигнала нулевое;

В поле 7 кодируется адрес следующей команды, Адрес, состоит иэ немодифицируемой и модифицируемой частей (младшег6

25 разряда), Модифицируемая часть поступает на информационный вход мультиплексора

24.

В поле 8 задается код проверяемого логического условия. В зависимости от этого

30 кода на выход мультиплексора 24 поступает . либо значение младшего разряда адреса, либо значение проверяемого логического условия (входы 37 устройства).

В поле 9 задается код приращения (код

35 угла наклона) значения сигнала регулирования. Минимальное значение этого кода равно нулю, а максимальное Л макс. макс = 2 -1, )+1

40 где j — разрядность поля 9.

В поле 10 задается знак наклона линейного участка. При нулевом значении сигнала в этом поле устройство будет формировать

45 в процессе выполнения команды нарастающий линейный участок (см. фиг,3,4). В поле

11 содержится код экстремального значения сигнала регулирования на линейном участке.

50 В поле 12 содержится код входа мультиплексора 23, подключаемого к его выходу. В зависимости от значения этого кода на выход мультиплексора 23 могут поступать сиг- . налы соответственно с первого и 1-ro

55 выходов счетчика 15, с выхода элемента И

28, с выхода элемента ИЛИ 31.

В поле 13 появляется единичный сигнал при окончании работы устройства; В осталь1784941

10

Si+i = Я + Л

3 +1= Si- h

35

45 длительности

55 ных командах в этом поле формируется нулевой сигнал.

Регистр 14 предназначен для хранения фрагмента сигнала регулирования Я(т) на (I+1)-м такте работы устройства, Счетчик 15 длительности йредйазйачен для записи в него перед началом линейного участка сигнала регулирования кода длительности участка и для задания отрезка времени на формирование линейного участка, Запись информации в счетчик 15 осуще ствляется при наличии сигнала Йа входе синхронизации. Прй поступлении сигнала на вычитающий вход содержимое счетчика

15 уменьшается на единицу.

Триггер 16 пуска предназначен для управления работой устройства. При поступлении сигнала со входа 38 пуска на -вход триггера 16 последний устанавливается в единичное сосгояние, запуская генератор

17. При нахождении триггера 16 в нулевом состоянии генератор 17 выключен.

Генератор 17 предназначен для формирования на выходе 18 тактовых импульсов.

Длительность и период следования импульсов на выходе 18генератора 17 выбираются исходя из условия обеспечения устойчивости работы устройства.

Коммутатор 20 адреса предназначен для выдачи на блок 1 памяти адреса очередной команды либо со входа 36 устройства, либо с выходов поля 7 регистра 5 и мультиплексора 24.

Коммутатор 21 кода предназначен для передачи мгновенного значения сигнала

Я(с) регулирования на регистр 14 либо с поля 2 блока 1 памяти, либо с выхода сумма- тора 26.

Коммутатор 22 передает прямой или

Формирует и передает обратный код угла наклона. Обратный код формйруется следующим образом. Код угла наклона с поля 9 регистра 5 образует младшие разряды, а сигнал 35 логического нуля — старшие разояды кода приращения. Далее на коммутаторе 22 код приращения инвертйруется и при соответствующих условиях выдается на выход 29 коммутатора 22, Мультиплексор 23 изменения предназначен для формирования управляющих сиг- 50 налов на выходе t9, поступающих на второй элемент ИЛИ 32. 8 качестве альтернатив- ных значений выхода 19 могут быть выбраны либо ИЛИ 31, rèáî со счетчика 15

Мультиплексор 24 условий предназначен для формирования младшего разряда адреса следующей команды. В качестве альтернативных значений этого разряда могут быть выбраны либо модифицируемый разряд, поступающий с поля 7 кода адреса следующей команды блока 1 памяти, либо соответствующее значение сигнала проверяемого логического условия со входа

37.

Схема сравнения 25 предназначена для сравнения текущего значения сигнала регулирования с выхода 39 устройства (сумматора 26) и экстремального значения сигнала регулирования на линейном участке, при равенстве этих кодов на выходе схемы 25 сравнения появляется- сигнал.

Сумматор 26 осуществляет формирование мгновенного значения сигнала Si)t) регулирования путем выполнения следующих операций: а) для нарастающего линейного участка— б) для спадающего линейного участка— где Л вЂ” код приращения

Si, Ян- — значения сигнала регулирования в I-м и (1+1) тактах, Элементы И 27, 28 и 30, элементы ИЛИ

31,32, а также элемент НЕ 33 обеспечивают устойчивую работу устройства. устройство для программного регулирования функционирует следующим образом, В исходном состоянии регистры 5, 14 счетчик 15 и-триггер 16 находятся в нулевом состоянии (цепи установки в исходное состояние на фиг,1 условно не показаны). На выходе 6 "кбнец программы" регистра 5 присутствует единичный сигнал, Этот сигнал воздействует йа управляющий вход коммутатора 20. При этом код операции (адрес первой команды) через коммутатор 20 поступает на вход блока 1 памяти. Из блока 1 памяти выбирается код соответствующей команды, С выхода 2 код уставки через коммутатор 21 поступает на информационный вход регистра 14, С выхода 3 управляющих сигналов информация поступает на регистр

5. С выхода 4 код длительности линейного участка поступаЕт на информационный вход счетчика 15. При подаче на вход 38 пуска сигнала триггер 16 переходит в единичное состояние; при этом включается генератор

17. По первому импульсу, формируемому на выходе 18 (по заднему фронту), соответствующая информация загружается в регистры

5, 14 и счетчик 15. Так как содержимое счетчика 15 стало отлично от нуля, то на выходе элемента ИЛИ 31 появляется сигнал. При

1784941 этом по второму входу закрывается элемент максимального значения (экстремума), то на

И 27. а открывается элемент И 28, Код устав- выходе схемы 25 сравнения появится сигки с выхода регистра 14 поступает на пер-. нал, Этот сигнал закроет коммутатор 22 и вый вход сумматора и складывается с элемент И 30. До окончания формирования приращением. При этом на выходе суммато- 5 линейного участка сигнала Я() регулироваре 26 формируется начальное значение So ния его значение на выходе 39 будет постосигнала регулирования. Значение Яр посту- янным. пает на выход 39 устройства, на схему срав- На фиг.8 показана эпюра значения сигнения 25 и через коммутатор 21 — на нала регулирования на возрастающем лиинформационный вход регистра 14. Так как 10 нейном участке. при записи информации в регистр 5 сигнал На фиг.4 приведены эпюры сигнала рена выходе 6 исчезнет, то адрес очередной . гулирования на возрастающих линейных команды на блок 1 памяти поступает с выхо- участках l1, In, на спадающем линейном учада 7 регистра 5 и с выхода мультипелксора стке!з, постоянного значения сигнала 12, 24 через коммутатор 20. 15 В заявляемом устройстве использоваПо очередному импульсу с выхода 18 . ние схемы сравнения 25 позволяет реализогенератора 17 содержимое счетчика 15 вать участки I> и !2 с помощью одной уменьшается на единицу. При поступлении команды. очередного импульса на выход 18 содержи- Формирование сигнала регулирования мое счетчика 15 снова уменьшается на еди- 20 на спадающем линейном участке (участок!з ницу и т,п. Уменьшение содержимого на фиг.4). На последнем такте предыдущего счетчика 15 будет происходить до момента линейного участка содержимое счетчика 15 его обнуления (окончания линейного участ- становится равным нулю. При этом сигнал ка Ii), на выходе элемента ИЛИ 31 исчезнет, а на

В зависимости от настройки мультипле- 25 выходе элемента НЕ ЗЗ появится. По очекосра 23 значение сигнала регулирования . редномуимпульсу генератора 17 в регистры будет изменяться либо на каждом такте (ес- 5, 14 и в счетчик 15 заносится новая инфорли сигнал с выхода элемента И 28 проходит мация (аналогично описанному выше алгочерез мультиплексор 23 на выход 19), либо ритму) о следующей команде. через два, четыре. восемь,...,2 (1-разряд- 30 Таккакочереднойучастокявляетсяспаность счетчика 15) тактов, если первый, вто-, дающим, то на выходе IO регистра 5 появлярой, третий,..., I é выходы счетчика 15 ется единичный сигнan Этот сигнал подключены соответственно через мульти- поступает через элемент И 30 на коммутаплексор 23 к выходу 19. тор 22 и на вход суммирования единицы

Если выход элемента ИЛИ 31 подклю- 35 сумматора 26. При атом на выходе 29 комчен через мультиплексор 23 к выходу 19, то мутатора 22 появляется обратный код призначение сигнала регулирования изменять- ращения (код угла наклона). На выходе ся не будет. сумматора 26 при этом формируется.эначеПусть формируемый линейный участок ние Sj сигнала Sj(t) регулирования . является возрастающим. Тогда оЧередное 40 значение Si сигнала регулирования форми- Sj = Я;-) — Ь, руется следующим образом: на выходе 10 метка знака наклона равна нулю. При этом По очередному импульсу с выхоца 19 код приращения с выхода 9 регистра 5 через мультиплексора 23 значение Sj заносится в коммутатор 22 поступает на второй вход 45 регистр 14, и на выходе сумматора 26 форсумматора 26. По импульсу с выхода 19 мируется значение Sj+i: Sj+< = Sj — Л мультиплексора23в регистр14записывает- Далее устройство функционирует анася текущее значение S сигнала регулирова- логично описанному алгоритму. ния, После этого на выходе сумматора 26 . Ф о, м у л а и з о б р е т е н и я появится очередной режим Ян сигнала ре- 50 Устройство для программного регулигулирования рования, содержащее блок памяти команд управления, регистр команды, счетчик длиЯ+1= Я + Ь, тельности, триггер пуска, генератор импульсов, мультиплексор условий, мультиплексор где Л вЂ” значение кода приращения (кода 55 изменения, первый и второй элементы И, угла наклона) на выходе 9 регистра 5. первый элемент ИЛИ, элемент НЕ, причем

Если в процессе формирования линей- выход управляющих сигналов блока памяти ного участка сигнала регулирования er0 команд управления соединен с информацизна чение достигает допускаемого онным входом регистра команды, выход ко15

1784941

16 да длительности линейного участка — с информационным входом счетчика длительности, информационные выходы которого соединены сгруппой входов первого элемента ИЛИ и с соответствующими информацио н н ы ми входами мультиплексора изменения, выход первого элемента ИЛЙ соединен с первым информационным входом мультиплексора изменения и с входом

10 элемента НЕ, выход элемента HE — с первым входом первого элемента И, вход пуска устройства- с S-вхОдом триггера пуска, инверсный выход которого соединен с первым нен с входом генератора импульсов, выход генератора импульсов — с первым входом второго элемента И и с вторым входом первого элемента И, выход которого соединен с С-входами регистра команды и счетчика

20 длительности, вь ход nepsoro элемента ИЛИ соединен с вторым входом второго элемента И, выход которого соединен с вычитающим входом счетчика длительности и вторым информационным входом мультиплексора длительности, выход модифициру25 емого разряда адреса выхода кода адреса следующей команды регистра командй соединен с первым информационным входом мультиплексора условий, входы логических 30 условий — с соответствующими: входами группы информацйонных входов мульти . плексора условий, выход кода проверяемого логического условия регистра команды—

35 с адресным входом мультиплексора условий, о т л и ч э ю щ е е с ятем,,что; с целью улучшения динамических характеристик путем эадания произвольной величины приращения сигнала регулирования, 40 дополнительно содержит второй элемент

ИЛИ, третий элемент И., схему сравнния, сумматор, регистр сигнала, коммутатор адреса, коммутатор кода. коммутатор прирэщения, причем вход операций соединен с первым информационным входом коммутатора адреса, выход которого соединен с адресным входом блока памяти команд

S-входом и группой R-входов регистра команды. прямой вйход триггера пуска соеди- 15 управления, выход конца команды регистра команды соединен с управляющим входом коммутатора адреса, выходы немодифицируемой части адреса выходов кода адреса i следующей команды регистра команды соединены с соответствующими входами второго информационного входа коммутатора адреса, выход кода установки блока памяти команд управления соединен с первым информационным входом коммутатора кода, выход которого соединен с,информационным входом регистра сигнала выход регистра сигнала — с первым информационным входом сумматора, выход которого является выходом устройства и соединен с вторым информационным входом коммутатора кода и первым входом схемы сравнения, выход схемы сравнения соединен с первым управляющим входом. коммутатора пиррэщения и инверсным входом третьего элемента И, выход которого соединен с вторым управляющим входом коммутатора приращения и входом суммирования единицы сумматора, выход коммутатора приращения соединен с вторым информационным входом сумматора., выходы кода угла наклона регистра команды — с соответствующими входами младших разрядов прямого и инверсного информационных входов коммутатора приращения, вход сигнала логического нуля — с входами старших разрядов прямого и инверсного информационных входов коммутатора приращения. выход метки знака наклона регистра команды — c прямым входом третьего элемента И, выход кода экстремума регистра команды — с вторым входом схемы сравнения, выход кода частоты изменения регистра команды — с ад ресным. входом мультиплексора изменения,. выход метки конца работы регистра комайдь1 соединен с R-входом триггера пуска, выход элемента HE - с управляющим входом коммутатора кода, выход мультиплексора изменения — с вторым входом второго элемента ИЛИ, выход которого соединен с входом синхронизации регистра сигнала.

1784941 . 4Ьг2

Qft6 . . .!Ш, нульеомо8ыюсде 18 Кюугьюг оо дыладе19 еамеао/Фу«о /Р нуи о«ломовою Р,У амит

6И 26 у

ШШШ

Иллулие «о ежУ ял ульм «а омману бо луиглиоле«со о Z7 еемероторо 0 Ьг 4

1784941

Составитель И.Швец

Редактор

Корректор В.Петраш

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Техред М,Моргентал

Заказ 4363 . Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35. Раушская наб., 4/5