Устройство для ввода в эвм дискретных сигналов

Устройство для ввода в эвм дискретных сигналов

Иллюстрации

Показать все

Реферат

 

Использование: программно-аппаратное вычисление булевых функций. Цель: расширение функциональных возможностей за счёт выполнения операций конъюнкции и сложения по модулю 2 входных данных при их введений в ЭВМ, Сущность изобретения: устройство содержит: шинный формирователь(ШНФ) 1, элементы И (ЭМИ) 2-7, регистры (PC) 8 и 9, элементы ИЛИ (ЭМИЛИ) 10-13, группу элементов И стремя состояниями на выходе (ГПЭИ) 14.1-14.В, где В - разрядность входного сигнала, группу элементов И-НЕ с тремя состояниями на выходе (ГПЭИ-НЕ) 15.1-15,В, группу элеI- 9

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧ Е СКИХ

РЕСПУБЛИК (st)s G 06 F 3/00, 3/023

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ д у < i -"М

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

I» Г (21) 4813523/24 (22) 11.04.90 (46) 07.01,93, Бюл. ¹ 1 (72) В.А,Несмелов, С.Ф.Тюрин, В.И.Назин, А.А,Шевченко и В.А.Харитонов (56) Иванов Г,И. О распределенной реализации булевых функций в микропроцессорных системах с логическими нормами ввода-вывода. — Автоматика и вычислительная техника, 1983, ¹ 5, с.58.

Авторское свидетельство СССР № 1314375, кл. G 06 F 13/00, 1987, (54) УСТРОЙСТВО ДЛЯ ВВОДА В ЭВМ ДИСКРЕТНЫХ СИГНАЛОВ

„„Я „„1786481 А1 (57) Использование: программно-аппаратное вычисление булевых функций. Цель: расширение функциональных возможностей за счет выполнения операций конъюнкции и сложения по модулю 2 входных данных при их введении в 3ВМ, Сущность изобретения: устройство содержит: шинный формирователь(ШНФ) 1, элементы И (ЭМИ)2-7, регистры (РС) 8 и 9, элементы ИЛИ (ЭМИЛИ)10-13, группуэлементов И стремя состояниями на выходе (ГПЭИ) 14,1 — 14,В, где  — разрядность входного сигнала, группу элементов И вЂ”.НЕ с тремя состояниями на выходе (ГПЭИ-НЕ) 15.1 — 15,В, группу эле3 1786481 4 !

30

40 ментов И (ГПЭИ) 16.1 — 16,В, элемент сложения по модулю 2 (ЭМСМ2) 17, вход расширения (ВДР) 18, входы-выходы данных ВДВД

19, входы управления (ВДУ) 20 и 21, информационный вход (ИРВ) 22, входы расширения (ВДР) 23 и 24, входы (ВД) 25 и 26, выход расширения (ВДР) 27. ИСХ ЭМИ (3) ЭМИ (2)

ШНФ (1) ЭМИЛИ(10) ВДУ(20), ИСХ ЭМИЛИ (10) ЭМИ (2). ИСХ ВДУ(21) ЭМИЛИ (21) ЭМИ (3) РСТ(8), ИСХ ШНФ (1) ВДВД(19). ИСХ РС

Изобретение относится к вычислительной технике и может быть использовано для программно-аппаратного вычисления булевых функций;

Известно устройство двунаправленного ввода-вывода информации, состоящее из дешифратора адреса, шинного формирователя и схем И..

Недостатком такого устройства являются низкие быстродействие и функциональные возможности.

Известно также устройство, состоящее из дешифратора адреса, шинного формирователя, регистра, программируемой логической матрицы, элементов И и ИЛИ.

Недостатком такого устройства являют ся низкие быстродействие и функциональные возможности, Наиболее близким по технической сущности является устройство для ввода в микроЭВМ дискретных сигналов, содержащее дешифратор адреса, три элемента И, элемент ИЛИ, шинный формирователь, регистр, группу элементов И, группу элементов И-НЕ.

Недостатком такого устройства являют. ся низкие быстродействие и функциональные воэможности.

Целью изобретения является расширение функциональных возможностей за счет выполнения операций конъюнкции и сложения по модулю 2 входных данных при их введении в ЭВМ, Поставленная цель достигается тем, что в известное устройство для ввода в 3ВМ дискретных сигналов, содержащее шинный формирователь, с первого по третий элементы И, первый регистр, первый элемент

ИЛИ, группу элементов И с тремя состояниями на выходе и группу элементов И-HE c тремя состояниями на выходе, первый вход второго элемента И соединен с первым входом первого элемента И, выход которого соединен со входом выборки шинного формирователя, выход задания направления! (8) ШНФ (1). ИСХ PC (8) ГПЭИ (14.1, 1 .В)

ЭМИ (4) ГПЭИ-НЕ (15.1, 15.В) РС (8). gCX

Э M С М 2 (1 7) Э М И (6) Э М И Л И (1 2) Ш Н Ф (1)

ВДР (27). ИСХ ВДР (23) ЭМИЛИ (11) ЭМИ (4) ЭМИ (5) ЭМИЛИ (12). ИСХ PC (9) РС (8)

РС(9) ПГЭИ (16,1, 16.В) ЭМИ (4). ИСХ ГПЭИ (16,1, 16.В) ЭМСМ2 (17) ЭМИ (7) PC (9)

ЭМИЛИ (11), ИСХ РС (9) ЭМИЛИ (13) ЭМИ (5); ИСХ РС (9) ЭМИ (6) ВД (26). ИСХ ЭМИЛИ (13) ВД (25). 4 ил. ! передачи которого соединен с первым Входом первого элемента ИЛИ и является входом команды ввода устройства, выкод первого элемента ИЛИ соединен со вторым входом первого элемента И, вход команды ввода данных в ЭВМ устройства соединен со вторыми входами первого элемента ИЛИ и второго элемента И, выход которого соединен со входом синхронизации первого регистра, вход-выход шинного формирОвателя я вл я ется и н форм аци он н ым входом- выходом устройства, группа информационных входом первого регистра соединена соответственно с группой выходов шинного формирователя, выход нечетных разрядов первого регистра соединены со входами отключения соответствующих элементов И с тремя состояниями на выходе группы, выход каждого из которых соединен с соответствующим входом третьего элемента И и выходом соответствующего элемента И-НЕ с тремя состояниями на выходе группы, вход отключения которого соединен с выходом соответствующего нечетного разряда первого регистра, согласно изобретению введены четвертый и пятый элементы И, со

stoporo по четвертый элементы ИЛИ, группа элементов И и элемент сложения по модулю 2, выход которого соединен с первым входом пятого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соедийен с информационным входом шинного формирователя и является выходом расширения устройства, первый вход задания режима устройства соединен с первым входом второго элемента

ИЛИ, выход которого соединен с (2К+1)-м входом третьего элемента И, где К вЂ” разрядность входного сигнала, выход которого соединен с первым входом четвертрго элемента И, выход которого соединен со вторым входом третьего элемента ИЛИ, вход синхронизации второго регистра соединен со входом синхронизации первого

45 регистра, выходы которого соединены c со1786481 ответствующими информационными входами второго регистра, с первого по К-й выходы которого соединены с первыми входами соответствующих элементов И группы, вторые входы которых соединены соответственно с первого по К-й входами третьего элемента И, выходы элементов И группы соединены с соответствующими входами элемента сложения .по модулю 2, (К+1)-й вход которого соединен с (К+1 -й разряд выхода которого соединен со вторым входом второго элемента ИЛИ, (K+2)-ой разряд выхода второго регистра соединен с первым входом четвертого элемента ИЛИ, выход которого соединен с вторым входом четвертого элемента И, (К+3)-й разряд выхода второго регистра соединен со вторым входом пятого элемента И, второй вход которого является входом наращивания разрядности устройства, при вычислении суммы по модулю 2, вторые входы четвертого элемента ИЛИ и пятого элемента И являются соответственно входом наращивания разрядности устройства и ри вычислении конъюнкции и вторым входом задания режима устройства, На фиг.1 изображена функциональная схема предлагаемого устройства.; на фиг.2— временные диаграммы работы устройства при реализации режима сложения по модулю 2; на фиг,3 — примеры структурной схемы секционного объединения трех устройств для ввода в ЭВМ дискретных сигналов для вычисления многоразрядных конъюнкций; на фиг.4 — пример структурной схемы секционного объединения трех устройств для ввода в ЭВМ дискретных сигналов для реализации суммы по модулю 2, Устройство для ввода в ЭВМ дискретных сигналов содержит шинный формирователь 1, элементы И 2 — 7, регистры 8 и 9, элементы ИЛИ 10 — 13, группу элементов И

14,1 — 14. В с тремя состояния ми на выходе, где  — разрядность входного сигнала, группу элементов И-НЕ 15.1 — 15.В с тремя состояниями на выходе, группу элементов И

16.1 — 16.В, элемент 17 сложения по модулю

2, вход 18 разрешения, входы-выходы 19 данных, входы 20 и 21 управления, информационные входы 22, входы 23 и 24 расширения, входы 25 и 26, выход 27 расширения.

Шинный формирователь 1 предназначен для усиления по мощности сигналов на входах-выходах 19 устройства при активизации входа выборки, а также для перевода своего входа-выхода в состояние высокого импеданса при неактивизации этого входа для отключения информационных входоввыходов 19 устройства и может быть реализован, например, на микросхеме 589АП16.

10

Режим работы шинного формирователя 1 определяется уровнем сигнала на входе направления передачи.

Элемент И 2 предназначен для управления входом выборки шинного формирователя 1. Выход элемента И 2 возбуждается, если активированы вход 18 разрешения и выход элемента ИЛИ 10.

Элемент И 3 предназначен для управления синхровходами регистров 8 и 9.

Элемент И 4 предназначен для формирования значения конъюнктивного терма по значению выходов каждой пары элементов

14 — 15. Причем, когда выходы обеих элементов в паре находятся в высокоимпедансном состоянии, это воспринимается входом элемента И 4 как логическая "1".

Элемент И 5 предназначен для управления первым входом элемента ИЛИ 12 при

20 учете результата локальных вычислений подконъюн кций, Элемент И 6 предназначен для управления вторым входом элемента ИЛИ 12 при учете результата локальных вычислений суммы по модулю 2, Элемент И 7 предназначен для управления (В+1 -м входом элемента 17 сложения по модулю 2 при учете результата вычислений суммы по модулю 2 в предшествующих

30 секциях, Регистр 8 предназначен для записи и време»,ного хранения констант по синхроимпульсу, поступающему с выхода элемента

И 3 и может быть реализован, например, на микросхемах 155И Р13. 589И Р12.

Регистр 9 предназначен для записи и временного хранения констант по синхроимпульсу, поступающему с выхода элемента

И 3 и может быть реализован, например, 40 аналогично регистру 8, Элемент ИЛИ 10 предназначен для управления элементом И 2 в том случае, если активированы входы 20 или 21 устройства;

Элемент ИЛИ 11 предназначен для управления (В+1)-м входом элемента И 4 при учете результатов вычисления подконъюнкций в предыдущих секциях, Элемент ИЛИ 12 предназначен для реализации логического сложения результа- тов вычисления конъюнкций и сложения по модулю 2 и управления входа шинного формирователя 1.

Элемент ИЛИ 13 предназначен для управления вторым входом элемента И 5 с целью реализации заданных режимов рабо- . ты устройства при учете подконъюнкций, Элементы. И 14 с тремя состояниями на выходе без инверсии предназначены для идентификации прямого значения соответствующей переменной в конъюнктивном

1786481 терме. При этом активирован вход управления одного из элементов И 14. В противном случае выход элемента находится в высокоимпедансном состоянии и не влияет на работу элементов И 15.

Элементы И-НЕ 15 с тремя состояниями на выходе предназначены для идентификации инверсного значения соответствующей переменной в конъюнктивном терме, При этом активирован вход. управления одного из элементов И-НЕ 15, B противном случае, выход элемента находится в высокоимпе дансном состоянии и не влияет на работу элементов И 14, Элементы И 16 предназначены для управления элементом 17 сложения по модулю2,т

Элемент 17 сложения по модулю 2 и редназначен для получения суммы переменных по модулю 2 и может быть реализован, например, на микросхемах 561ЛП2, 564ЛП2 и др.

Вход 18 разрешения предназначен для активизации работы устройства.

Входы-выходы 19 предназначены для подключения шины данных внешней 3ВМ;

Вход 20 управления "Чтение" предназ начен для подключения команды ввода внешней ЭВМ.

Вход 21 управления "Запись" предназначен для подключения команды вывода внешней Э B М.

Информационные входы 22 предназначены для подключения команды вывода внешней ЭВМ.

Вход 23 расширения предназначен для подключения выхода 27 предЫдущего устройства с целью увеличения разрядности обрабатываемйх "дйскретйых сигналов для наращивания по числу переменных конъюнкций.

Вход 24 расширения предназначен для подключения выхода. 27 предыдущего устройства с целью увеличения разрядности . обрабатываемых дйскретных сигналов для наращивания по числу переменных при реализации суммы по модулю 2, Вход 25 преДназначен для управления элементом И 5 для реализации заданных режимов работы устройства, Вход 26 предназначен для управления элементов И 6 для реализации заданных режимов работы устройства.

Вход 27 расширения предназначен для реализации работы устройства в режиме разряда наращиваемой структуры.

1, Работа в режиме вйчисслеиия конъюнкции.

Устройство работает следующим о6разом.

Вначале производится настройка и инициализация, При этом 3ВМ обращает к нему, как к порту вывода с фиксированнь м адресом, Активизируется вход 21 нЗапис "

5 и вход 18 разрешения (фиг.1), активизируя выходы элемента ИЛИ 10, элементов И 2, 3.

Элемент И 2 подключает шинный формирователь 1 в режиме ввода с входов-выходов

19 на входы данных регистра S. Синхрон410 зирующий импульс с выхода элемента И 3 ! записывает код.настройки, поступающий с шины данных ЭВМ через шинный формиро1 ватель 1 в 2 В-разрядный регистр 8 (фиг.2,в), сигналы с выходов которого настраива@т

15 элементы И и ИЛИ-HE 14,1 — 14.В, 15.1-15.В так, что каждый разряд входного слова на входах 22 через каждую пару этих элемен1 тов может либо передаваться без инверсии(высокоимпедансное состояние элементрв

20 И 14), либо с инверсией (высокоимпеда4сное состояние элеме тов И-НЕ 15), либо г ередачи не будет — безразличное состоян ле разряда входного сигнала (высокоимпед4нсное состояние обоих магистральных э е25 ментов И 14 и 15). На выхода всех пар . элементов ИЛИ-НЕ 14 и 15 устанавливан>тся активные уровни сигналов, если входной сигнал покрывается конъюнктивным термом, вычисляемым микропроцессорной си30 стемой, На входы 23 и 25 подаются сигналы логической н1", а на вход 26 — логического н0", при этом активизируются выходы элемЕнтов ИЛИ 11 и 13 и запирается выход элемЬн35 та И б. Это может быть произведено путем предварительного подключения входов 23, 25 к шине н+" источника питания через ограничительный резистор, а входа 26 — к шине

"-" через ограничительный резйстор в трм

40 случае, если нет необходимости использования функции сложения по модулю 2 (тогда устройство работает аналогично прото ги. пу), Активный уровень сигнала с выхода эле. мента И 4 через элементы 5 и 12 вводитс в

45 ЭВМ по сигналу "Чтение". который настраивает шинный формирователь 1 на ввод информации, Затем из ЭВМ выводится код настройкй для.вычисления следующего конъюнктивного термэ, и процесс повто я50 ется...., ..

Если вычисленный терм = 1. т.е. Элн1 получает от устройства активййй уровень, то вычисленная функция = 1 и ЭВМ выпЬлняет соответствующие действия.

55 При изменении логических фуйкций меняются коды настройки, которые записаны в массиве данных(ОЗУ или ПЗУ), Э ВМ, и на вычисляет новую систему логических функ ий.

Пример. Вычислить логическую ф нкцию

1786481

50

f-abc ч d

Коды настроек, которые выносятся в массив данных, будут иметь следующий вид:

10 10 10 002 = M); 00 00 00 01г = Mz;

00 01 00 00 = Мз. Программа..написанная для микропроцессора К580, на языке АССЕМБЛЕР будет иметь следующий вид;

PPA: LX1 Н, 1 TABL Инициализация памяти

С1 С: MOV А, М Взять маску К

OUT PORT 1 Программировать устройство маской К

1N PORT 1 Ввести значение терма

ORA А Установить флаги

INZ ZCLL Закончить вычисления, если терм =О

1NX Н, L Модифицировать память

SUB А Обнуление А

ADD M Проверка окончания данных

INZ С1 С Вычислить очередной терм

ZCL1; MV1 С, ОЯ Вычисленный терм= Я

iMP МО Переход на метку "функция = и

2CL2: MV1 С, 01 Вычисленная функция

=1, С=1

IMP М1 Переход на метку "функция = 1"

TAB L, D B А8,40, и Я

END

Здесь в исходных данных 00 — маркер окончания таблицы данных.

Таким образом, устройство работает аналогично работе прототипа, 2. Работа в режиме вычисления суммы по модулю 2.

В этом режиме на вход 25 подается сигнал логического нуля, а на вход 26 — логической единицы аналогично вышеописанному (фиг.1). 3ВМ, обращаясь к устройству как к порту вывода, производит двукратную выдачу констант по адресу, активизирующему вход 18. При этом вначале константа записывается в регистр 8 (фиг.2, г) по заднему фронту синхроимпульса на выходе элементе 3 И (фиг.2, в), затем при выдаче второй константы первая переписывается в регистр 9 (фиг.2,д), а вторая записывается в регистр 8 (фиг,2, г), т,к, входы синхронизации регистров объединены, В первой константе используется В+4 разряда, где B— разрядность входа 22, Во второй константе используются 2 В разрядов, так как было описано выше, Вторая константа с выхода регистра 9 управляет группой элементов И

16, элементами ИЛИ 11 и 13, элементами И

6 и 7. Если нет необходимости расширения разрядности обрабатываемых дискретных сигналов, то на второй вход элемента И 7 с выхода регистра 9 должен поступать логический нуль, а на второй вход элемента ИЛИ

11 — логическая "1".

На третий вход элемента И 6 для производства вычислений только по модулю 2 подается сигнал логической "1", а на второй вход элемента ИЛИ 13 — сигнал логического

"0". На входы элементов И 16 группы подаются нули в том случае, если соответствующий разряд входного сигнала не участвует в образовании суммы по модулю 2. С целью вычисления суммы по модулю 2 от- инверсии входных сигналов должны быть с помощью константы в регистре 8 подключены соответствующие элементы И-НЕ 15 с тремя состояниями на выходе. При вычислении суммы по модулю 2 от инверсируемых значений входных разрядов должен быть подключен соответствующий элемент И 14 группы с тремя состояниями на выходе. Ес- ли разряд входного сигнала 22 не участвует в образовании суммы по модулю 2, то состояние соответствующих. элементов И 14, ИХЕ 15 может быть произвольно (естественно, кроме запрещенного, когда одновременно подключены оба элемента), Тогда элемент

17 сложения по модулю 2 формирует сумму по модулю 2 (фиг.2,з) от заданных разрядов входного сигнала 22 (включая и заданные инверсии) (фиг.2,ж) и передает вычисленные значения через элемент 6 И и элемент 12

ИЛИ на вход 27 (фиг,2, е) и вход шинного формирователя 1 и по шине данных 19 (фиг.2, а)- во внешний микропроцессор.

3. Работа в режиме разряда наращиваемой структуры.

3.1, Наращивание по числу переменных конъюнкций, В этом случае константа, выведенная в регистр 9, должна подавать логический "0" на второй вход элемента ИЛИ 11 (фиг.1).

Кроме того, на третий вход элемента И 6 подается логический "0" для подключения формирования суммы по модулю 2, на второй вход элемента ИЛИ 13 подается логическая "1" для подключения элемента И 5. В этом случае настройка группы элементов И

14 и И-НЕ 15 аналогична режиму 1. Однако элемент И 4 формирует логическую "1" только в том случае, если на вход 23 поступит логическая "1" с выхода 27 аналогичного устройства для ввода дискретных сигналов, настроенного на вычисление второй подконьюнкции в том случае, если разрядности одного устройства не достаточно (естественно, подконъюнкция, вычисляемая первым устройством, также должна покрывать свою долю разрядов входных сигналов). Для вычисления многоразрядных конъюнкций устройства для ввода дискретных сигналов подключаются последовательно, т.е. выход

27 предшествующего устройства подключа1786481

12 ется ко входу 23 последующего устройства (фиг.3).

Вход 23 последнего модуля (номер 3) подключается к шине "-" источника питания через ограничительный резистор, не показанный на фиг.З, Модули 1 — 3 подключаются к шине данных и соответствующим разрядам шины управления, а входы 18 выборки — к соответствующим выходам дешифратора адреса (не показан). Последнее устройство должно иметь логическую единицу на втором входе элемента ИЛИ 11, Эти устройства настраиваются внешней микроЭВМ как порты вывода со своими номерами, Результат вычислений вводится из первого устройства, номер которого предусмотрен в п рограмме.

Пример. Реализация предлагаемого устройства на базе микропроцессорной системы К580. В этом случае разрядность шины данных равна 8и, следовательно, разрядность обрабатываемых дискретных сигналов устройства равна 4. Пусть необходимо реализовать функцию 1=ХиХюХвХвХтХеХвХ4ХзХгХь то гда необходимы ) — (=3 устройства для ввода в

11

4 микроЭВМ дискретных сигналов, Пусть им присвоены номера 001s, 002в, 003з, Тогда по адресу 001 выводится константа 10 01 10 10 (для подконьюнкции ранга

4 Х4ХзХгХ ), по адресу 002 выводится константа 10 10 01 10 (для подконьюнкции ранга 4 XsXyXsXg) и по адресу 003 выводится константа 10 00 10 01z (для подконьюнкции ранга 4 ХиХ оХэ). Соответственно на входы 22.1 (фиг,3) подключаются разряды

Х ХгХзХ4, на входы 22.2 — XsXsXyXs и на входы 22.3 .— Х9Х оХи. Это может быть сделано при включении питания программной инициализации, Результат вычисления функции вводится в микроЭВМ из порта с адресом 001.

3,2, Наращивайие по числу переменных . для реализации суммы по модулю 2.

В этом случае константа, записанная в регистр 9, должна содержать логическую "1" в разрядах, управляющих вторым входом элемента И 7 и третьим входом элемента И

6, причем на входе 26 должна быть логическая "1", сформированная путем подключения через ограничительный резистор к шине "+" источника питания, Кроме того, в константе должен быть логический "0" в разряде, управляющем вторым входом ИЛИ

13, и логический "0" должен подаваться на вход 25, или в разряде, управляющем вторым входом элемента ИЛИ 11, и логический

"0" должен подаваться на вход 23. Соединение устройств для реализации многоместной функции сложения по модулю 2 представлено на фиг,4, т,е. выходы 27 предшествующего модуля подключаются ко вхОдам 24 последующего, Вход 24 йоследнего модуля (номер 3) подключается к шине ""

5 источника питания через ограничительный резистор, не показанный на фиг.4. Модули

1 — 3 подключаются к шйне данных и соотвегствующим разрядам шины управления, а входы выборки — к соответствующим выходам дешифратора адреса (не показан). На10 стройка модулей константами производитСя аналогично вышеописанному. Результат многоместной функции сложения по модулю 2 считывается ЭВМ из первого модуля.

Пример реализации многоместной функции сложения по модулю 2, Пусть необходимо реализовать функцию сложения по модулю

2f=X1z+ X1o+ Xo+ Xs+ Хт+ Xs+Xs

+ Х4+ Хз+ Xz+ Х . Модули соединены

20 та к, как показано на фиг,4, Тогда необходимо в модуль с номером 001в вывести следующие константы: 00 11 11 112; 10 01 10 10z (для подключения соответствующих разрядов сигнала). В модуль 002s необходимо вывести константы: 00 11 11 112; 10 10 01 102. В

25 модуль 003s необходимо ввести константы устройство Я 1

МЧ1 А,ЗГ Загрузка первой константы для второго устройства

OUT Я 2 Вывод первой константы в устройство 02

МЧ1 А,АА Загрузка второй константы

40 для второго устройства

OUT Я 2 Вывод второй константы в устройство Я2

MV1 А,1 В Загрузка первой константы для третьего устройства

OUT Я 3 Вывод первой констант в устройство ЯЗ

MV1 А,89 Загрузка второй константы для третьего устройства -! .

OUT Я 3 Вывод второй константьг в устройство ЯЗ

1N 01 Ввод значения функции f

Формула изобретения

Устройство для ввода в ЭВМ дискретных сигналов, содержащее.шинйый формирователь, с первого по третий элемент в И, первый регистр, первый элемент ИЛИ, группу элементов И с тремя состояниями на,вы1

00 01 10 11z, 10 00 i0 01z.

Программа, написанная для микропроцессора К580 на языке АССЕМБЛЕР, буДет

30 иметь следующий вид;HAST: MV1 А,ЗР Эагрузка первой константы

0UT Я 1. Вывод первой константы в устройство Я 1

MV1 А,9А Загрузка второй констант ы

35 0UT Я 1 Вывод второй константы в

1786481 ходе и группу элементов И-НЕ с тремя состояниями на выходе, первый вход второго элемента И соединен с первым входом первого элемента И, выход которого соединен с входом выборки шинного формирователя, 5 выход задания направления передачи которого соединен с первым входом первого элемента ИЛИ и является входом команды ввода устройства, выход первого элемента

ИЛИ соединен с вторым входом первого 10 элемента И, вход команды ввода данных в

ЭВМ устройства соединен с вторыми входами первого элемента ИЛИ и второго элемента И, выход которого соединен с входом синхронизации первого регистра, вход-вы- 15 ход шинного формирователя является информационным входом-выходом устройства, группа информационных входов первого регистра соединена соответственно с группой выходов шинного формирователя, выходы 20 нечетных разрядов первого регистра соединены с входами отключения соответствующих элементов И с тремя состояниями на выходе группы, выход каждого из которых соединен с соответствующим входом треть- 25 его элемента И и выходом соответствующего элемента И-НЕ с тремя состояниями на выходе группы, вход отключения которого соединен с выходом соответствующего нечетного разряда первого регистра, о т л и ч а- 30 ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет выполнения операций конъюнкции и сложение по модулю два входных данных при их введении в 3ВМ в него введены четвертый 35 и пятый элементы И, с второго по четвертый элементы ИЛИ, группа элементов И и элемент сложения по модулю два, выход которого соединен с первым входом пятого элемента И, выход которого соединен с пер- 40 вым входом третьего элемента ИЛИ, выход которого соединен с информационным входом шинного формирователя и является вы- ходом расширения устройства, первый вход задания режима устройства соединен с первым входом второго элемента ИЛИ, выход, которого соединен с (2 К+1)-м входом третьего элемента И (где К вЂ” разрядность входного сигнала), выход которого соединен с первым входом четвертого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, вход синхронизации второго регистра соединен с входом синхронизации первого регистра, выходы которого соединены с соответствующими информационными входами второго регистра, с первого по К-й выходы которого соединены с первыми входами соответствующих элементов И группы, вторые входы которых соединены соответственно с первого по К-й входами третьего элемента И, выходы элементов И группы соединены с соответствующими входами элемента сложения по модулю два, (К+1)-й вход которого соединен с выходом шестого элемента И, второй вход которого соединен с (К+4)-м разрядом выхода второго регистра, (К+1)-й разряд выхода которого соединен с вторым входом второго элемента ИЛИ, (К+2)-й разряд выхода второго регистра соединен с первым входом четвертого элемента ИЛИ, выход которого соединен с вторым входом четвертого элемента И, (К+4)-й разряд выхода второго регистра соединен с вторым входом пятого элемента И, второй вход которого является входом наращивания разрядности устройства при вычислении суммы по модулю два, вторые входы четвертого элемента ИЛИ и пятого элемента И являются соответственно входом наращивания разрядности устройства при вычислении конъюнкции и вторым входом задания режима устройства, 1786401

22 5

2Р. 2

1786481

r9 гг.з

2Р f

Составитель В.Назин

Техред М,Моргентал Корректор M,дндрущенко

Редактор

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 248 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5