Устройство для ввода в микроэвм дискретных сигналов

Устройство для ввода в микроэвм дискретных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике. Целью изобретения является повышение быстродействия. Устройство для ввода в микроЭВМ дискретных сигналов содержит дешифратор 1 адреса, три элемента И 2,3,4, элемент ИЛИ 5, шинный формирователь 6, регистр 7, группу элементов И 8.1-8.П с тремя состояниями на выходе, группу элементов И-НЕ 9.1-9.П с тремя состояниями на выходе, группу регистров 10.1-10.К, два элемента И 11, 12, элемент запрета 13, два мультиплексора 14, 15, два RS-триггера 16, 17, генератор тактовых сигналов 18, два счетчика 19,20, элемент задержки 21, схему сравнения 22, элемент ИЛИ 23, Устройство функционирует в режиме локального сканирования групп переменных входного сигнала. 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 06 F 3/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4829123/24 (22) 29.05.90 (46) 07.01.93. Бюл. М 1 (72) С.Ф.Тюрин и А,В.Олейников (56) Авторское свидетельство СССР

N881722,,кл. G 06 F 13/00, 1979.

Авторское свидетельство СССР

М 1314345, кл, G 06 F 3/00, 1985. (54) УСТРОЙСТВО ДЛЯ ВВОДА В МИКРОЭВМ ДИСКРЕТНЫХ СИГНАЛОВ (57) Изобретение относится к вычислительной технике. Целью изобретения является повышение быстродействия. Устройство для ввода в микроЭВМ дискретных сигна„„ 0 „„1786482 А1 лов содержит дешифратор 1 адреса, три элемента И 2,3,4, элемент ИЛИ 5, шинный формирователь 6, регистр 7, группу элементов

И 8.1 — 8.п с тремя состояниями на выходе, группу элементов И вЂ” НЕ 9.1 — 9,п с тремя состояниями на выходе, группу регистров

10.1-10,К, два элемента И 11, 12, элемент запрета 13, два мультиплексора 14, 15, два

RS-триггера 16, 17, генератор тактовых сигналов 18, два счетчика 19, 20, элемент задержки 21, схему сравнения 22, элемент ИЛИ

23, Устройство функционирует в режиме локального сканирования групп переменных входного сигнала, 4 ил.

1786482

Изобретение о-:носится к области вычислительной техники; в частностй, к уст- . ройствам сопряжения и может быть использовано для программно-аппаратного вычисления булевых функций. 5

Известноустройстводвунаправленного ввода-вывода информации, состоящее из дешифратора адреса, шинного формирователя и схем И. Йеддсгатком такого устройства является низкая производительность и узкая об- 10 ласть применения, Известно также устройство, состоящее из дешифратора адреса, шинного формирователя, регистра, программируемой логической матрицы, элементов И и ИЛИ, 15

Недостатком известного устройства является низкая производительность и узкая область применения.

Наиболее близким по технической сущности к предлагаемому является устройст- 20 во, содержащее дешифратор адреса, первый, второй и третий элементы И,элемент ИЛИ, шинный формйрователь, регистр, группу элементов И, группу элементов И—

НЕ, причем выход дешифратора адреса 25 подключен ко входу устройства для подключения шины адреса микро-3ВМ, выход де30 команды ввода микроЭВМ, вторые входы 35 входом первого элемента И, вход-выход 40 шйнного формирователя соединен со входом-выходом устройства для подключения. первым входом i-го элемента И-HE группы, 50 вторые входы )-го элемента И группы и 1-го шифратора адреса соединен с первыми входами первого, второго элементов И, выход первого элемента И соединен со входом выборки шинного формирователя, вход за дания направления передачи которого и первый вход элемента ИЛИ соединены со входом устройства для подключенйя выхода элемента ИЛИ и второго элемента И подключены ко входу устройства для подключения выхода команды вывода микроЭВМ, выход элемента ИЛИ соединен со вторым входа-выхода данных микроЭВМ, выход второго элемента И подключен ко входу синхронизации регистра; информационный вход которого соединен с выходом шинного формирователя,!-й выход регистра (i=1, и-1) соединен с первым входом i-ro элемента И группы, (!+1)-й выход регистра соединен с элемента И-НЕ группы соединены с i-м входом устройства для подключения i-ro выхода источника дискретных сигналов,*выходы

i-ro элемента И группы и i-го элемента И-HE группы соединены с i-м входом третьего элемента И, выход которого соединен с инфор мационным входом шинного формирователя.

Недостатком известного устройства являются большие временные затраты при вычислении булевых функций от многоразрядных входных сигналов, хотя на практике многоразрядные сигналы используются и ирако, Так для вычисления многоразрядной булевой функции входного сигнала, если разрядность во много превышает разрядность известного устройства (которая при реализации на БИС ограничена количеством входов) приходится использовать не-. сколько схем устройства — что приводи1 к большим временным затратам, которые

1 прямо пропорционально возрастают с увел и ч"е ние м разряДна сти входного сигнала .

В связи с этим, целью настоящего изобретения является повышение быстродействия устройства при вычислении булевой функций от многоразрядного входного сигнала, Поставленная цель достигается тем, что устройство для ввода в микроЭВМ дискретных сигналов, содер>кащее дешифратор ад,реса, первый, второй и третий элементь И, первый элемент ИЛИ, шинный формир0ватель, регистр, группу элементов И с трЕмя состояниями на выходе, группу элементов

И-HE с тремя состояниями на выходе, т1ричем вход дешифратора адреса подключен ко входу устройства для подключения шины адреса микроЭВМ, выход дешифратора адреса соедйнен-с первыми входами пер ого и второго элементов И, выход первого лемента И соединен со входом выборки Минного формирователя, вход задаНия направления передачи которого и первый вход первого элемента ИЛИ соединены со входом устройства для подключения выМода команды ввода микроЭВМ, выход элемента

ИЛИ соединен со вторым входом первого элемента И, вторые входы элемента ИЛИ и второго элемента И соединены со входом устройства для подключения команды вывода микроЭ В М, вход-выход шинного формирователя соединен со входом-выходом устройства для подключения входа-выхода данных микроЭВМ, выход второго элемента

5 И подключен ко входу синхронизации регистра, информационный вход которого соединен с выходам шинного формирователя, выходы i-ro элемента И группы с тремя состояниями на выходе и 1-го элемента И-t-iE c тремя состояниями на выходе группы соединены с i-м входом третьего элемента И, д пол нйтельно введены две группы мультиплексоров, " группа регистров, два счетчика, два RS-триггера, схема сравнения, генератор тактовых

5 сигналов, элемент запрета, четвертыйф пятый элементы И, второй элемент ИЛИ и элемент задержки, вход которого соединен с (и+1)-м входом третьего элемента И, четным входом первого счетчика-и выходом генератора тактовых сигналов, вход послед13

1786482

Группа регистров 10,1 — 10.К предназначена для обеспечения последовательной записи 2п-разрядных констант из регистра управления 7 по сигналу OUT 26 при активизированном состоянии выхода 1,1 де- 5 шифратора 1, их хранение, а также последовательную их выдачу на группу мультиплексоров 15 для вычисления булевой функции. Группа регистров 10,1 — 10.К может быть реализована, например, на 10 стандартных интегральных микросхемах

155ИР13, Элемент И 11 предназначены для управления входом установки триггера 16 в том случае, если активизированы выход 1.2 15 дешифратора1 и вход 26 устройства, Элемент И 12 предназначен для управления входами сброса счетчиков 19 и 20 и

RS-триггера 17 в том случае, если активизирован выход 1.2 дешифратора 1 и вход 27 20 устройства.

Элемент запрета 13 предназначен для управления входом установки RS-триггера в том случае, если активизирован выход элемента задержки 21 и активизирован выход 25 элемента И 4.

Группа мультиплексоров 14 предназначена для приема на свои входы Д.1-Д,К соответственных и-разрядных групп входного сигнала 28, а также для последовательной 30 синхронной с группой мультиплексоров 15 (синхронизация осуществляется активным уровнем сигнала на выходе счетчика 19) выдаче этих групп на элементы 8,1 — 8,п и 9.1—

9.п для вычисления требуемой булевой 35 функции, Группа мультиплексоров 14 может быть реализована, например, на стандартной интегральной микросхеме 155КП1.

Группа мультиплексоров 15 предназначена для приема на свои входы Д,1 — КД,К 40

2п-разрядных констант с группы регистров

10.1 — К10.К, соответственно, и выдаче их последовательно, синхронно с группой мультиплексоров 14 (синхронизация осуществляется активным сигналом с выхода счетчика 19) на 45 входы элементов 8.1 — 8,п и 9,1 — 9,п для их соответственной настройки, обеспечивающей вычисление требуемой булевой функции. Группа мультиплексоров 15 может быть реализована, например, на стандарт- 50 ной интегральной микросхеме 155КП1.

RS-триггер 16 предназначен для управления генератором тактовых сигналов 18.

RS-триггер 16 устанавливается сигналом с выхода элемента И 11, а обнуляется с эле- 55 мента ИЛИ 23. RS-триггер 16 может быть реализован, например, на стандартной интегральной микросхеме 155ТМ2.

RS-триггер 17 предназначен для фиксации нулевого значения вычисленной булевой функции от переменных входного сигнала 28 при активизации выхода элемента И 4 и для обнуления RS-триггера 16 через элемент ИЛИ 23, RS-триггер 17 обнуляется при активизации выхода элемента И 12. RS-триггер 17 может быть реализован, например, на стандартной интегральной микросхеме

155ТМ2.

Генератор тактовых сигналов 18 предназначен для управления по счетному входу счетчиком 19 при вычислении булевой функции, для управления элементов И 4, для управления через элемент задеркжи 21 эле ментом запрета 13, Генератор тактовых сигналов 18 может быть реализован, например, на стандартной интегральной микросхеме

155ЛАЗ, регистре, конденсаторе.

Счетчик 19 предназначен для адресации групп мультиплексоров 14 и 15 в режиме вычисления булевой функции. Счетный вход счетчика 19 управляется по заднему фронту сигнала выходом генератора тактовых сигналов 18, Счетчик 19 обнуляется при активизации выхода элемента И 12. Счетчик

19 может быть реализован, например, на стандартных интегральных микросхемах

155Н Е7.

Счетчик 20 предназначен для управления схемой сравнения 22 при вычислении булевой функции. Счетный вход счетчика 20 управляется (по переднему фронту сигнала) выходом элемента И 4. Счетчик 20 обнуляется при активизации выхода элемента И 12, Счетчик 20 может быть реализован, например, на стандратных интегральных микросхемах 155Н Е7.

Элемент задержки 21 предназначен для формирования сигнала управления с элемента 13 и исключения ложных срабатываний элемента запрета 13, Время задержки на элементе 21 равно времени задержки на элементе И 4.

Схема сравнения 22 предназначена для фиксации единичного значения вычисленной булевой функции от переменного входного сигнала 28 при совпадении значения константы с регистра управления 7 и значения счетчика 20, а также для обнуления—

RS-триггера 16 через элемент ИЛИ 23. Схема сравнения 22 может быть реализована, например, на стандратной интегральной микросхеме 533СП1, Элемент ИЛИ 23 предназначен для обнуления RS-триггера 16 при окончании вычисленияя булевой функции от многоразрядного входного сигнала в том случае, если активизированы выход RS-триггера 17 или выход элемента сравнения 22, то есть прекращено вычисление.

1786482

Входы-выходы 24 предназначены для подключения шины данных микроЭВМ.

Входы адреса 25 предназначены для подключения шины адреса внешней микроЭВМ, Вход управления 26 "Запись" предназначен для подключения команды выводы внешней микроЭВМ.

Вход управления 27 "Чтение" предназначен для подключения команды ввода внешней микроЭВМ, Информационные входы 28 предназначены для подключения дискретных сигналов.

Устройство для ввода в микроЭВМ дискретных сигналов работает следующим образом, а) Режим настройки (фиг,1,2).

Логические сигналы с периферийного оборудования формируют многоразрядный входной сигнал, который поступает на соответствующие группы входов 28 группы мультиплексоров 14 по и-разрядов на каждую группу входов (общее количество групп входов группы мультиплексоров 14 и 15 равно К), причем i-я и-разрядная группа входного сигнала поступает íà i-ю информационную группу входов мультиплексоров 14. На шине адреса 25 выставляется адрес устройства, а с шины управления поступает сигнал OUT

26. Из памяти микропроцессора извлекается код-маска очередного конъюктивного терма, которая является настроечным сиг налом группы регистров 10.1 — 10,К и регистра управления (разрядность ка>кдого 2п) и выставляется на шине данных, Идет программирование или настройка порта, при этом дешифратор адерса 1 дешифрует адрес устройства, на выходе элемента ИЛИ 5 появляется активный уровень сигнала и сигнал с выхода элемента И 2 подключает шинный формирователь 6 к шине данных 24 в режиме ввода, что обеспечивается неактив. ным уровнем сигнала in на входе 27.

3a пись 2-и-раз рядн ых конста нт кода настройки с шины данных 24 через шинный формирователь 6 последовательно в управляющий регистр 7 и группу регистров 10,1—

10,К осуществляется по переднему фронту импульса с выхода элемента И 3 (фиг.2).

Поэтому по переднему фронту первого импульса с выхода элемента И 3 запись первой

2-Il-разрядной констан гb! с выхода шинного формирователя 6 осуществляется только в управляющий регистр 7, то что было записано в управляющем регистре 7 до этого по переднему фронту первого импульса с выхода элемента И 3 переписывается в регистр

10.К группы, предыдущее содержимое регистра 10.К группы при этом переписывается

16 в регистр 10.К-1 (на фиг.1. к не указано). далее аналогично до регистра 10.1, в ко орый по переднему фронту первого импульса с выхода элемента И 3 переписывается Со5 дер>кимое регистра 10.2. По переднему фронту второго импульса с выхода элемента

И 3 (на фиг,2 не указано) осуществляется запись второй 2п-разрядной константы из шинного формирователя 6 в управляющий

10 регистр 7, первая константа при этом из управляющего регистра 7 переписывается в регистр 10,К, содержимое регистра 10,1 переписывается в регистр 10.(i-1) (1=2,К). В дальнейшем запись констант в управляю15 щий регистр 7 и группу регистров 10.1 — 1 .К осуществляется аналогично (см. фиг.2) и по переднему фронту К+1-го импульса с выхода элемента И 3 К+1-я константа кода настройки с выхода шинного формирователя 6 запи20 сывается в управляющий регистр 7, К-я константа переписывается из управляющего регистра 7 в регистр 10.К, К-1-я констайта переписывается из регистра 10.К в регистр

10.К-1 (на фиг.2 не указано) и так далее до

25 регистра 10.1, в который из регистра 10.2. записывается первая константа.

Сиг lB/Ib! с выходов групп регистров

10.1 — 10.К поступа!от на информацион!алые входы группы мультиплексоров 15таким об30 разом, что сигнал с L выхода j-ro регистра поступает на j-й информационный вход L -ro мультиплексора второй группы 15. б) Режим вычисления (фиг.3,4).

При появлении активного уровня сигна35 ла на втором выходе дешифратора 1 в соответствии с кодом с шины адреса 25 и г!ри появлении OUT 26 появляется актив!!ый 1 уровень сигнала на выходе элемента И 11, который устанавилвает RS-триггер 16 в еди40 ничное состояние. Генератор такто !ых сигналов 18 начинает вырабатывать послеI довательность импульсов; подсчет которых осуществляется счетчиком 19, Величина значения счетчика 19 через настроечные вх ды

45 групп мультиплексоров 14, 15 подклю ает информационные входы этих мультипле со- . ров, соответствующие этому адресу к лементам 8,1-8.п и 9 1 — 9.п. При этом сигн лы, поступающие с 2п-разрдяной группы вЙхо50 дов мультиплетксоров 15, настраивают лементы 8.1 — 8.п и 9.1 — 9.п таким образом, что каждый разряд вхбдного слова через аждую пару этих элементов может либо передаваться без инверсии (высокоимпедансное

55 состояние элементов 9,1), либо с инверс ей (высокоимпедансное состояние- элеме тов .8 1), либо передачи не будет — безразл чно состояние разряда входного сигнала (вь!сокоимпедансное состояние обоих магистральных элементов 8,i и 9;l). На выхоДах всех

1786482 него из которых соединен с выходом первого RS-триггера, вход установки в единицу которого соединен с выходом четвертого элемента И, первый и второй входы которого соединены соответственно со вторым вы ходом дешифратора адреса и вторым входом первого элемента ИЛИ, первый вход которого соединен с первым входом пятого элемента И, выход которого соединен со входами обнуления первого и второго счетчиков и входом установки в ноль второго

RS-триггера, вход установки в единицу которого соединен с выходом элемента запрета, управляющий вход которого соединен с выходом третьего элемента И и счетным входом второго счетчика, выход которого соединен с первым входом схемы сравнения, второй вход которой соединен с выходом регистра и информационным входом первого регистра группы, информационный вход g-го регистра группы (g=1, К-1; k - количество групп переменных булевой функции) соединен с выходом (g + 1)-го регистра группы, входы синхронизации регистров которой соединены с выходом второго элемента

И, J-й информационный вход {j=1,К) i-го мультиплексора перрой группы соединен с

S-м информационным входом группы устройства (S=1,i.j), настроечный вход i-го мультиплексора первой группы и настроечный вход L-го мультиплексора второй группы {L=1,2n) соединены с выходом первого счетчика, L-выход j-го регистра соединен с j-м информационным входом ;го мультиплексора второй группы, выход i-го мультиплексора первой группы соединен с первыми входами

i-го элемента И с тремя состояниями на выходе и i-ro элемента И-НЕ стремя состояниями на выходе, вторые входы последнего из которых соединены с выходом 2 i-го мультиплексора второй группы, выход (2i-1)-ro мультиплексора которой соединен со вторым входом i-го элемента И с тремя состояниями на выходе, выход схемы сравнения соединен с первым входом шинного формирователя, второй вход которого соединен с выходом второго RS-триггера и первым входом второго элемента ИЛИ, выход которого соединен со входом установки в ноль первого RS-триггера, выходы элемента задержки и схемы сравнения соединены сОответственно с информационным входом элемента запрета и вторым входом второго элемента ИЛИ, второй выход дешифратора адреса соединен со вторым входом пятого элемента И.

Сущность изобретения заключается в повышении быстродействия устройства и ри вводе в микроЭВМ многоразрядных диск10

50 деляющих соответствие предлагаемого тех55

45 ретных сигналов за счет применения режима локального сканирования групп переменных входного сигнала, Суть режима локального сканирования групп переменных входного сигнала заключается. а) в обеспечении предварительной записи К2п-разрядных констант кода настройки для вычисления конъюнктивного терма в соответствующие регистры группы и записи контрольного значения (количества и-разрядных групп входного сигнала) -К+1-й константы в регистр, который в предлагаемом устройстве выполняет функции управляющего; б) в синхронной последовательной выдаче первой группой мультиплексоров 1-й и-разрядной группы входной комбинации и

1-й {i=1,К) 2п-разрядной константы второй группой мультиплексоров на группы элементов: И с тремя состояниями на выходе и

И-НЕ с тремя состояниями на выходе с целью вычисления подконъюнкции в каждой !

-й и-разрядной группе входного сигнала; в) в фиксации схемой сравнения единичного значения локально вычисленной булевой функции при совпадении количества единичных значений вычисляемых и-разрядных подконъюнкций, подсчитываемых вторым счетчиком, с контрольным значением (числа подконъюнкций), хранящимся в управляющем регистре;

r) в прекращении вычислений и возвра-. щении схемы в исходное состояние при нулевом значении хотя бы одной вычисленной подконъюнкции, а также в фиксации вторым

RS-триггером нулевого значения вычисленной булевой функции; д) в выдаче значений выходных сигналов схемы сравнения и второго RS-триггера на входы-выходы устройства по первому сигналу активизации второго входа (in) управления устройства, а также в принятии решений о том, что булевая функция равна единице, при активизации выхода схемы сравнения, или булева функция равна нулю, когда активизирован выход второго RS-триггера, Сущность изобретения. реализуется следующей совокупностью конструктивных . признаков — новых элементов и связей, опренического решения критерию "новизна", Введение первой группы мультиплексоров и соответствующих им связей позволяет последовательно выдавать и-разрядные группы входного многоразрядного сигнала для вычисления булевой функции в группы элементов; И с тремя состояниями на выходе и И-НЕ с тремя состояниями на выходе в режиме локального сканирования групп переменных входного сигнала.

1786482

Введение второй группы мультиплексоров и соответствующих им связей позволяет управлять группами элементов: И с тремя состояниями на выходе и И-HE состояниями на выходе на основании 2п-разрядных констант в режиме локального сканирования групп переменных входного сигнала.

Введение первого счетчика и соответствующих ему связей позволяет управлять первой и второй группами мультиплексоров для обеспечения их синхронной работы в режиме локального сканирования групп переменных входного сигнала, Введение генератора тактовых сигналов и соответствующих ему связей позволяет управлять; первым счетчиков, третьим элементом И для исключения ложных срабатываний и элементом запрета, обеспечивающим прекращение вычисления булевой функции в случае, когда хотя бы одна подконъюнкция равна нулю в режиме локального сканирования групп переменных входного сигнала.

Введение первого RS-триггера и соответствующих ему связей позволяет подключить генератор тактовых сигналов в режиме локального сканирования групп переменных входного сигнала и отключать его по окончании этого режима при появлении сигнала на входе сброса.

Введение второго RS-триггера и соответствующих ему связей позволяет фиксировать факт равенства логическому нулю булевой функции от входного сигнала в режиме локального сканирования групп переменных входного сигнала, выдавать сигнал на сброс первого RS-трйггера для прекращения этого режима и выдавать информацию в шинный формирователь о значении булевой функции по команде со входа устройства для подключения выхода команды ввода микроЭВМ.

Введение второго счетчика и соответст. вующих ему связей позволяет проводить подсчет количества подконъюнкций, для которых вычисленный терм равен логической единице с выхода третьего элемента И и управлять схемой сравнения в режиме локального сканирования групп переменных входного сигнала, Введение схемы сравнения и соответствующих ей связей позволяет фиксировать факт равенства логической единице булевой функции в режиме локального сканирования групп переменных входного сигнала по совпадению значений с управляющего регистра и второго счетчика, управлять первым RS-триггеро по окончании режима для прекращения вычислений и выдавать информацию в шинный формирователь о эначении булевой функции по команде со входа устройства для подключения выхода ком йды ввода микроЭВМ, Введение элемента запрета и соответ5 ствующих ему связей позволяет управлять вторым RS-триггером в режиме локального сканирования групп переменных входного сигнала, s ñnó÷aå если значение вычисляемой подконъюнкции равно логическому ну10 лю.

Введение элемента задержки и соответствующих ему связей позволяет добиться одновременного (синхронного) появления сигналов на обоих входах элемента запрета

15 в режиме локального сканирования групп переменных входного сигнала, Введение второго элемента ИЛИ и coîoòветствующих ему связей позволяет осуществлять сброс первого RS-триггера для

20 прекращения режима локального сканирования групп переменных входного сигнвла в случае окончания вычисления булевой функции от входного сигнала (т.е, F=O или

F=1).

25 Введение груйпы регистров и соответствующих им связей позволяет осуществить последовательную запись через регистр управления из шинного формирователя 2празрядных констант, а также их храненИе и

30 последовательную выдачу во вторую группу мультиплексоров для вычисления булевой функции от входного сигнала в режиме локального сканирования групп переменных входного сигнала. Введение четвертого эле35 мента И и соответствующих ему связей по-! зволяет управлять первым RS-триггером для инициации режима. локального сканйрования групп переменных входного сигнала.

Введение пятого элемента И и соответ40 ствующих ему связей позволяет обнулять первый и второй счетчики и второй RS-триггер после завершения режима локального сканирования групп переменных входного сигнала, 45 Введение новых связей для третьего элемента И позволяет управлять им с цеЛью исключения ложных срабатываний в режиме локального сканирования групп переменных входного сигнала.

Введение новых функций регистра управления и соответствующих ему связей по-! эволяет управлять записью 2п-разрядных констант в группу регистров в режиме ло1

55 кального сканирования групп переменных входного сигнала, а также управлять схемой сравнения для завершения этого режимф по окончании определенного (константой регистра управления) количества циклов вычислений, 1786482

5

50

Введение новых связей для дешифратора позволяет управлять четвертым и пятым элементами И для начала и завершения режима локального сканирования групп переменных входного сигнала.

Введение новых связей для шинного формирователя позволяет по окончании вычислений в режиме локального сканирования групп переменных входного сигнала выдавать значения выходных сигналов второго RS-триггера и схемы сравнения, íà основании которых принимается решение о значении булевой функции. (Если сигналы на выходе второго RS-триггера = 1, а на выходе схемы сравнения =О, то F=O, если же сигналы второго RS-триггера = О, а на выходе схемы сравнения = 1, то F=1).

Таким образом, предлагаемое техническое решение соответствует критерию "существенные отличия", поскольку в известных устройствах аналогах и прототипе при вычислении булевой функции от многоразрядного входного сигнала не достигается снижение временных затрат вследствие отсутствия указанной выше совокупности конструктивных признаков.

При использовании предлагаемого устройства может быть получен положительный эффект повышения быстродействия устройства. Количественный расчет приведен в разделе технико-зкономического обоснования.

На фиг,1 изображена функциональная схема предлагаемого устройства для ввода в микроЭВМ дискретных сигналов.

На фиг,2 изображены временные диаграммы работы предлагаемого устройства в режиме настройки для вычисления булевой функции от многоразрядного входного сигнала.

На фиг,З изображены временные диаграммы работы предлагаемого устройства в режиме вычисления для случая, когда значение булевой функции равно единице.

На фиг.4 изображены временные диаграммы работы предлагаемого устройства в режиме вычисления для случая, когда значение булевой функции равно нулю.

Устройство для ввода в микроЭВМ дискретных сигналов содержит дешифратор 1 с выходами 1.1 и 1,2, три элемента 2,3,4, элемент ИЛИ 5, шинный формирователь 6, управляющий регистр 7, группу элементов И

8.1 — 8.п с тремя состояниями на выходе, группу элементов И-НЕ 9,1 — 9,п с тремя состояниями на выходе, группу регистров

10,1 — 10.К, два элемента И 11, 12, элемент запрета 13, две группы мультиплексоров 14, 15, два RS-триггера 16, 17, генератор тактовых сигналов 18, два счетчика 19, 20, эле15

45 мент задержки 21, схему сравнения 22, элемент ИЛИ 23, входы-выходы данных 24, вхо- ды адреса 25, входы управления 26, 27, информационные входы 28, Вход дешифратора адреса 1 подключен ко входу устройства 25 для подключения шины адреса микро- 38M. Выход 11 дешифратора адреса 1 соединен с первыми входами первого 2 и второго 3 элементов И, Выход первого элемента И 2 соединен со входом выборки шинного формирователя 6, вход задания направления передачи которого, первый вход первого элемента ИЛИ 5 и второй вход пятого элемента И 12 соединены со входом устройства 27 для подключения выхода команды ввода микроЭВМ.

Выход элемента ИЛИ 5 соединен со вторым входом первого элемента И 2. Второй вход элемента ИЛИ 5, вторые входы второго 3 и четвертого 11 элементов И соединены со входом устройства 26 для подключения командыы вы вода микро Э В М. В ыход 1.2 дешифратора адреса 1 соединен с первыми входами четвертого 11 и пятого 12 элементов И. Вход-выход шинного формирователя б соединен со входом-выходом 24 устройства для подключения входа-выхода данных микроЭВМ; Выход четвертого элемента И

11 соединен со входом установки первого

RS-триггера 16, а выход пятого элемента И

12 подключен ко входам сброса второго RSтриггера 17, первою 19 и второго 20 счетчиков, Bыход первого RS-триггера 16 соединен со входом генератора тактовых сигналов 18. Выход генератора тактовых сигналов 18 соединен со счетным входом первого счетчика 19, n+1-ым входом третьего элемента И 4 и с элементом задержки 21.

Выход элемента задержки 21 соединен со вторым входом элемента запрета 13. Выход третьего элемента И 4 подключен к счетному входу второго счетчика 20 и к первому входу элемента запрета 13, Информационный выход второго счетчика 20 соединен со вторым входом схемы сравнения 22. Выход элемента запрета 13 соединен со входом установки второго RS-триггера 17. Выход второго RS-триггера 17 соединен со вторым информационным входом шинного формирователя 6 и с первым входом второго элемента ИЛИ 23, Выход схемы сравнения 22 подключен к первому информационному входу шинного формирователя 6 и ко второму входу второго элемента ИЛИ 23. Выход второго элемента ИЛИ 23 соединен со входом сброса первого RS-триггера 16. Входы синхронизации группы регистров 10.1-10. К и управляющего регистра 7 соединены с выходом второго элемента И 3. Информационный выход регистра управления 7 соединен

1786482

12 с информационным входом регистра 10,К группы регистров 10,1 — К10,К и с первым входом схемы сравнения 22, Остальные информационные входы и выходы регистров

10.1 — К10.К (кроме информационного выхода регистра 10.1) соединены между собой последовательно (т.е, информационный выход 9+1-ro регистра группы 10.1 — 10. К соеди- нен с информационным входом g-го регистра 9=1, К=1). Первая и вторая группы мультиплексоров 14, 15 подключены следующим образом: j-й информационный вход (j=1,К) i-го мультиплексора первой группы 14 соединен с S-м информационным входом гурппы устрйоства 28 (S=1, ц), настроечный вход 1-го мультиплексора первой группы 14 и настроечный вход 1=го мультиплексора второй группы 15 (1.=1, 2n) соединены с выходом первого счетчика 19, 1-й выход j-ro регистра группы соединен сj-м информационным входом 1-го мультиплексора второй группы 15, выход i-го мультиплексора первой группы 14 соединен с первыми входами

i-го элемента И с тремя состояниями на выходе 8,1 — 8.п, и 1-го элемента И-НЕ с тремя состояниями на выходе 9,1 — 9,п, вторые входы последнего из которых соедийены с выходом 2 i-ro мультиплексора второй группы

15, выход (2i-1)-го мультиплексора которой соединен со вторым входом 1-ro элемента И с тремя состояниями на выходе 8.1-8,п. Выходы i-го элемента И группы с тремя состояниями на выходе 8,1 — 8,п и 1-го элемента

И-НЕ группы 9,1-9,п с тремя состояниями на выходе средllHGHbl c l-м входом третьего элемента И 4 (i=1, и).

Дешифратор 1 предназначен для дешифрации адреса, выставленного HG входах адреса 25 устройства. Дешифратор 1 может быть реализован, например, на стандартных интегральных микросхемах 155ИДЗ.

Элемент И 2 предназначен для управле. ния первым входом разрешения (входом выборки) шинного формирователя 6. Выход элемента И 2 возбуждается, если активированы выход 1,1 дешифратора 1 и выход элемейта ИЛИ 5.

Элемент И 3 предназначен для управлейия входом синхронизации для записи констант в управляющий регистр 7 и группу регистров 10 1 — 10.К в том случае, если активированы выход 1.1 дешифратора 1 и вход

26 устройства.

Элемент И 4 предназначен для управления счетным входом счетчика 20 в том случае, если вктивированы выходы пар элементов групп 8.1-8 и и 9.1-9 и и выход . генератора 18.

Элемент ИЛИ 5 предназначен для управления элементом И 2 в том случае, 4сли активированы входы 26 или 27 устройства, Шинный формирователь 6 предна на5 чен для усиления по мощности сигналов на входах-выходах 24 устройства при активизации первого входа разрешения (выХода выборки), а также для перевода своего Вхо" да-выхода в состояние высокого импеданса !

10 при неактивизации первого входа разрешения для отключения информационных ходов-выходов 24 устройства, Режим работы шинного формирователя 6 определяется также уровнем сигнала на втором входе раз15 решения (входе направления) передачи, Работа шинного формирователя 6 описывается табл.1.

Шинный формирователь 6 может быть реализован, например, на стандартныХ ин20 тегральных микросхемах 589АП16.

Регистр управления 7 предназначен для обеспечения последовательной записи (из шинного формирователя по сигналу 01Л26, при активированном состоянии выхода 1,1

25 дешифратора 1) и йередачи в группу регист- . ров 10,1 — 10.К 2п-разряднх установочных констант, а также запись и хранение К+1-й константы (характеризующей число циклов вычислений), а также выдачу ее на первый

30 вход элемента сравнения 22 для ограйичения завершения вычислений.Регистрyrlpasления 7 может быть реализован, например, на стандартных интегральных микросхемах

155И Р13.

35 Группа элементов И с тремя состояниями на выходе 8.1 — 8.п предназначена для идентификации прямого значения 1-й переменной в коньюктивном терме. При этом активирован вход управления 1-го из,эле40 ментов 8.1 — 8.п. В противном случае выход элемента находится в высоко импедансном состоянии и не влияет на работу i-ro и элементов И-НЕ 9.1 — 9.п. Группа элементов И с тремя состояниями на выходе 8,1 — 8.п мо45 жет быть реализована, например, на стандартных интегральных микросхемах

589АП16.

Группа элементов И-НЕ 9.1 — 9 и с тремя состояниями-на выходе предназначен для

50 идентификации инверсного сбстоянИя 1-й переменной в конъюктивном терме, При этом активизирован вход управления i-ro из элементов 9.1 — 9.п. В противном случа, выход элемента находится в высокоимйеДанс55 ном состоянии и не влияет на работу ro из элементов И 8.1-8.п. !

Группа элементов И-НЕ 9.1 — К9.п t тремя состояниями на выходе может быть реалйзована на стандартных интегральных микросхемах 589АП26.

1786482

18 пар элементов 8.! и 9Л устанавливаются активные уровни сигналов, если входной сигнал покрывает конъюнктивный терм, вычисляемый микропроцессорной системой и при наличии стробирующего импуль- са с генератора тактовых сигналов 18 активный уровень сигнала с выхода элемента И 4 производит увеличение значения счетчика 20 по переднему фронту импульса на единицу. Таким образом, при J+1 импульсе генератора на входы элементов 8.1 — 8.п и

9.1-9,п поступают значения с х входов групп. мультиплексоров 14, 15 (J=1,К).

Ка схему сравнения 22 с выхода регистра управления 7 поступает контрольный код, соответствующий количеству п-разрядных групп в вычисляемом конъюнктивном терме (аналогичный числу использующихся при его вычислении регистров групп 10.1—

10.К), при совпадении значения второго счетчика со значением кода управляющего регистра 7 появляется активный уровень сигнала на выходе схемы сравнения 22, который сигнализирует о том, что вычисленный терм =1, Если же входной сигнал не . покрывается коньюнктивным термом, вычисляемым микропроцессорной системой, то отсутствующий активный уровень сигнала на выходе элемента И 4 (фиг.4) вызывает совместно с активным уровнем сигнала с генератора тактовых сигналов 18, прошедшим элемент задержки 21, появление активного уровня сигнала на входе установки

RS-триггера 17 и установку RS-триггера 17 в состояние единицы. По сигналу In 27 (при выставлении на шине адреса 25 кода, вызывающего появление активного уровня сигнала на 1-м выходе дешифратора 1), настраивающим шинный формирователь 6 на ввод информации, производится опрос выходов схемы сравнения 22 и RS-триггера

17 с целью проверки конца вычислений и определения значения вычисляемой булевой функции, Наличие логической единицы либо на выходе схемы сравнения 22, либо на выходе RS-триггера 17 свидетельствует о завершении вычислений. Вычисление значения логической функции внешней микроЭВМ производится в соответствии со