Многоканальное устройство приема сложных сигналов

Многоканальное устройство приема сложных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиосвязи и может быть использовано в многоканальных широкополосных системах передачи дискретных сообщений с кодовым разделением сигналов. Цель изобретения - повышение помехоустойчивости при воздействии помех при асинхронном приеме сложных сигналов. Многоканальное устройство приема сложных сигналов содержит аналого-цифровой преобразова

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУВЛИК (51)5 Н 04 B 1/06

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ4ЕТЕЛЬСТВУ (21) 4775335/09 (22) 27,11.89 (46) 07 01,93, Бюл, ¹ 1 (72) В.B. Барлабанов, А.Ю. Савинов, С,А.

Колобов и В.И. Носков (56) Авторское свидетельство СССР

N 873421, кл. Н 04 В 1/06, 1979. (54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО

ПPИЕМА СЛОЖНЫХ СИГНАЛОВ Ы 1786664 А1 (57) Изобретение относится к радиосвязи и может быть использовано в многоканальных широкополосных системах передачи дискретных сообщений с кодовым разделением сигналов. Цель изобретения — повышение помехоустойчивости при воздействии помех при асинхронном приеме сложных сигналов. Многоканальное устройство приема сложных сигналов содержит аналого-цифровой преобразова1786664

20

40

45 тель (АЦП) 1, блок ин верторов 2, блок памяти

3, компаратор 4, буферный регистр 5, узел свертки 6, весовой сумматор 7, управляемый инвертор 6, коммутатор опорных кодов

9, счетчики импульсов 10,11, генератор тактовых импульсов 12, делитель 13, коммутатор 14, канальные узлы 15, в состав каждого

Изобретение относится к радиосвязи и может быть использовано в многоканальных широкополосных системах передачи дискретных сообщений с кодовым разделением сигналов.

Известно устройство для приема многопозиционных сложных сигналов, содержащее пороговый элемент, регистр сдвига, коммутатор опорных сигналов, блоки равнозначности по числу элементов сложного сигнала, сумматор, два инвертора, блок памяти, компаратор, буферный и информационный регистры, счетчик, делитель и генератор импульсов.

В данном устройстве принимаемый сигнал преобразуется в пороговом элементе в импульсную последовательность, которая записывается в регистр сдвига. Далее, за длительность элемента сигнала в устройстве происходит определение той комбинации на выходе счетчика, которой соответствует максимум взаимокорреляционной функции соответствующей ей ПСП коммутатора опорных сигналов и ПСП, записанной в регистре сдвига. Однозначное соответствие ПСП и группы информационных символов на передаче и приеме позволяет после и тактов работы устройства восстановить переданную информацию.

Двоичное квантование, которое осуществляется в пороговом элементе, не позволяет. добиться высокой помехоустойчивости при постановке помех типа гармонической или поцобной. Крометого, при асинхронной работе возникают энергетические потери, которые достигают 5...6 дБ, а в среднем составляют 3 дБ.

Известно устройство для асинхронного приема шумоподобных сигналов, содержащее перемножитель, п::рвов решающее устройство, два регистра сдвига, два сумматора-дешифратора суммирующее устройство, линию задержки и генератор тактовых импульсов, В первом решающем устройстве принимается решение по распознаванию элементов ШПС, для чего используется двоичное квантование, Независимос-ь работы дискретного согласованного <рильтра от задержиз которых входят параллельный регистр

16, компаратор 17, блок инверторов 18, буферный регистр 19, информационный регистр 20, а каждый узел свертки 6 состоит из регистра сдвига 21, блока сравнения 22 и сумматора 23. 1 з.п. ф-лы, 2 ил. ки сигнала (асинхронность работы) при этом достигается тем, что за время длительности элемента сигнала Ч берутся 2 отсчета или решения, Это происходит благодаря тому, что тактовые частоты двух регистров сдвига

1 равны — и сдвинуты с помощью линии за4 держки друг относительно друга на 0,5 Т>.

Недостатками этого устройства являются потери, по сравнению с синхронными дискретными согласованными фильтрами, в помехоустойчивости к преднамеренным помехам, которые в среднем составляют 2,1 дБ, потери из-за двоичного квантования, составляющие 8.„10 дБ (по сравнению с десятиуровневыми при базах 1000), а кроме того, существенное усложнение устройства (как показывает простое сравнение — более чем в два раза).

Известна также схема многоуровневого дискретного согласованного фильтра для распознавания противоположных ФМ сигналов, содержащая смеситель. фильтр, оптимальный для элемента сдвига сигнала, каскад совпадения, генератор тактовых импульсов, квантизатор с числом уровней квантования 2Z, сумматоры-дешифраторы и регистры сдвига, а также делители с различными весовыми множителями по числу уровней квантования, общий сумматор и решающее устройство, В указанном устройстве в квантизаторе происходит квантование на 22уровней. При этом на его 22 выходах формируются нормированные импульсы, которые с помощью

ГТИ записываются в регистры сдвига. Сравнение записанной в регистр сдвига последовательности импульсов с кодовыми символами ФМ-сигнала осуществляется с помощью сумматоров-дешифраторов на резистивной матрице, отклики которых через делители с соответствующими весовыми множителями подаются на общий сумматор. В момент окончания действия сигнала =Т в решающем устройстве принимается решение о переданном сигнале.

B отличие от предыдущего аналога в данном устройстве осуществляется многоуровневое квантование, что позволяет су1786664

В этом устройстве, как и в аналоге, входной сигнал квантуется на два уровня в квантователе. Воздействие гармонической либо подобной помехи неизбежно вызывает существенные искажения формы импульсов, поступающих на вход двоичного квантователя . Поэтому в условиях сложной помеховой обстановки двоичное квантование не позволяет обеспечить высокую помехоустойчивость (потери составляют 8...10 дБ) по сравнению с десятиуровневым квантованием при базах 1000. Кроме того, как показано выше, возникновение асинхронизма между входным сигналом и ГТИ приводит к появлению существенных энергетических потерь. Синхронизация же ГТИ по принимаемому сложному сигналу трудно осуществима ввиду малого отношения сигнал/шум на длительности Т элемента сложного сигнала на входе устройства. Осуществление синхронизации по выходному сигналу возможно только после получения свертки, что, в свою очередь, произойдет только при совпадении частот ГТИ и входного сигнала с точностью до фазы, что п актически невозможно при одновременном асинхронном приеме сложных сигналов от N корреспондентов.

Цель изобретения — повышение помехоустойчивости при воздействии помех при асинхронном приеме многопозиционных сложных сигналов, Цель достигается "ем, что в многокащественно снизить потери, однако при этом сложность устройства возрастает (на каждый уровень — сумматор-дешифратор, регистр сдвига и делитель), а кроме того, устройство позволяет осуществлять прием информации только по одному каналу.

Наиболее близким по технической сущности к заявляемому устройству прототипом является многоканальное устройство приема шумоподобных сигналов, содержащее двоичный квантователь, выход которого является входом регистра сдвига, коммутатор опорных кодов, п блоков сравнения (п — база Ш П С), входы которых соединены с соответствующими выходами регистра сдвига и коммутатора опорных кодов, а выходы подключены к сумматору, управляемого инвертора. коммутатора, к выходам которого присоединены N канальных блоков (N-кол-во корреспондентов), каждый из которых состоит из параллельного регистра, компаратора, элемента памяти и стробирующего элемента. Общими же для устройства являются блок управления, генератор тактовых импульсов и делитель, 5

55 нальное устройство приема шумоподобных сигналов, содержащес узел свертки, в состав которого входит и-разрядный регистр сдвига, выходы разрядов которого через соответствующие блоки сравнению соединены с соответствующими входами сумматора, причем к другим входам и блоков сравнения узла свертки подключены соответствующие выходы коммутатора опорных кодов, а также последовательно соединенные генератор тактовых импульсов и делитель частоты и последовательно соединенные управляемый инвертор и коммутатор, выходы которого соединены с соответствующими входами N канальных узлов, управляющие входы которых соединены с выходом делителя частоты, введены последовательно соединенные аналогоцифровой преобразователь (АЦП), блок инверторов, блок памяти и компаратор, .к другим входам которого подключены соответствующие выходы блока инверторов, а также буферный регистр, счетчики импульсов, весовой сумматор и 1-1 дополнительных узлов свертки, выполненных идентично узлу свертки, при этом выход старшего разряда

АЦП соединен с управляющим входом блока инверторов, выход компаратора соединен с управляющим входом блока памяти и буферного регистра, информационные входы которого соединены с соответствующими выходами АЦП, а выходы разрядов буферного регистра соединены с соответствующими первыми входами узла свертки и

I-1 дополнительных узлов свертки, выходы которых соединены с соответствующими входами весового сумматора, выходы младших разрядов которого соединены с соответствующими входами управляемого инвертора, а выход старшего разряда весового сумматора соединен с управляющими входами управляемого инвертора, и коммутатора, к другим управляющим входам которого подключены соответствующие выходы первого счетчика импульсов, тактовый вход которого соединен с соответствующим выходом генератора тактовых импульсов, третий выход которого соединен с тактовым входом второго счетчика импульсов, выходы которого соединены с соответствующими входами коммутатора опорных кодов и коммутатора, выходы коммутатора опорных кодов соединены с соответствующими входами дополнительных узлов свертки, к тактовым входам которых и к тактовому входу узла свертки, и стробирующему входу блока памяти подключен первый выход генератора тактовых импульсов, четвертый выход которого соединен с тактовым входом АЦП, 1786664

Канальные узлы устройства выполнены в виде последовательно соединенных параллельного регистра и компаратора и последовательно соединенных блока инверторов, буферного регистра и информационного регистра, при этом входы параллельного регистра соединены с другими входами компаратора, выход которого соединен с управляющими входами параллельного регистра и буферного регистра, стробирующий вход которого и стробирующий вход информационного регистра являются соответственно управляющим и тактовым входами каждого канального узла, входами и выходами которого являются соответственно входы инвертора и параллельного регистра и выходы информационного регистра.

Сущность изобретения заключается в том, что для повышения помехоустойчивости при асинхронности приема сложных сигналов входной информационный импульс, форма которого в результате действия помех может быть существенно искажена, дискретизируется не на два уровня, как в двоичном квантователе прототипа, а на q=2, где — число разрядов АЦП.

Причем ведется обработка значений всех разрядов АЦП, для чего предусмотрено

l узлов свертки, Это обеспечивает помехоустойчивость, близкую к помехоустойчивости линейных (аналоговых) согласованных фильтров при действии различных помех.

При этом в отличие от общеизвестных принципов построения асинхронных фильтров на длительности Тз элемента сигнала берется не два, а К отсчетов, и с целью устранения необходимости введения К трактов обработки из К отсчетов вначале выбирается экстремальный, который обрабатывается в последующем, т.е.. сложность устройства уменьшается в К раз, Таким образом, при реализации изобретения достигается повышение помехоустойчивости при асинхронном приеме сложных сигналов, Для достижения цели изобретения в устройство введен ряд новых, по сравнению с прототипом, блоков: АЦП. два буферных и информационный регистры. весовой сумматор, дополнительные узлы свертки, два блока инверторов и управляемый инвертор, два блока памяти и компарагора, два счетчика импульсов. Кроме того, новыми являются их связи с остальными элементами схемы, Сравнение устройства с другими техническими решениями показывает, что регистр сдвига, АЦП. весовой сумматор, буферный регистр, информационный регистр, инвертор, блок гамяти. компаратор, 5

15

25. На фиг, 2 представлены временные ди30

55 коммутатор широко известны. Но при их введении с указанными связями с остальными элементами схемы они обеспечивают проявление новых свойств, что приводит к повышению помехоустойчивости при асинхронном приеме информации по N каналам, На фиг. 1 представлена структурная схема многоканального устройства приема сложных сигналов.

Многоканальное устройство приема сложных сигналов содержит АЦП 1, блок инфорторов 2, блок памяти 3, компаратор 4, буферный регистр 5, узлы свертки 6, весовой сумматор 7, управляемый инвертор 8, коммутатор опорных кодов 9, счетчики импульсов 10, 11, генератор тактовых импульсов 12, делитель 13, коммутатор 14, канальные узлы 15, каждый из которых состоит из параллельного регистра 16,компаратора 17, блока инверторов 18, буферного регистра 19, информационного регистра 20, а каждый узел свертки 6 состоит из регистра сдвига 21, блоков сравнения 22, сумматора

23. аграммы, поясняющие принцип работы многоканального устройства приема сложных сигналов, На фиг. 2,а изображено входное воздействие АЦП, на фиг, 2,б изображены импульсы, поступающие на стробирующий вход АЦП, на фиг, 2,в графически изображены уровни, поступающие с выходов АЦП в параллельном коде, на фиг.

2,г — импульсы с частотой переключения коммутатора 14, фиг. 2,д — импульсы с частотой смены опорных последовательностей на выходе коммутатора опорных кодов 9, фиг. 2,е — импульс считывания с выхода делителя 13, Многоканальное устройство асинхронного приема сложных сигналов работает следующим образом.

На вход устройства поступают сигналы от N работающих станций, При этом сигнал каждой может быть многопозиционным, т,е. представлять собой ансамбль биортогональных кодов длиной п, который строят так, чтобы свести к минимуму ошибки в информационной последовательности, Например, при пятиэлементном кодировании биортогональными сигналами, когда информация передается блоками по m=5 информационных символов, требуется

2 =2 =32 сигнала, из которых 16 являются прямыми, 16 — им противоположными, При этом, если информационные комбинации 00000, 01110, 00111 передаются ортогональными сигналами $>, $г, $з, то комбинации, им противоположные, 11111, 10001, 11000 — сигналами $), SQ, S3, 1786664

Именно сигналы такого вида и обрабатываются в предлагаемом устройстве приема. В простейшем случае при m=1 ведется прием обычных противоположных сигналов.

Сигнал на входе устройства представляет со- 5 бой аддитивную смесь ортогональных сигналов от N корреспондентов и шума.

Непрерывный во времени суммарный сигнал поступает на вход АЦП 1 (фиг.2,а),в котором происходит его квантование на 10

q=2 уровней, где I — число разрядов АЦП.

Причем для обеспечения работы устройства только с положительными величинами кодов режим работы АЦП выбирается следующим образом. В отсутствии воздействия на 15 входе АЦП 1 на его выходах устанавливается двоичный код, равный 2 . т.е., величина смещения равна половине динамического диапазона АЦП1. Описанный режим работы позволяет АЦП1 преобразовать сигналы 20 разной полярности: при появлении на выходе АЦП1 сигнала положительной полярности на выходе старшего разряда АЦП появляется "1", а отрицательной — "0", На второй вход АЦП поступают от ГТИ 25

12 импульсов с частотой К fT (фиг. 2,6), коТорые обеспечивают взятие К отсчетов уровня входного воздействия в ечение длительности одного элемента Т сложного сигнала.

Для выбора максимального (либо мини- 30 мального) значения из К отсчетов выходы младших разрядов АЦП1 подключены к информационным входам блока инверторов 2, в котором в случае приема отрицательной полярности по сигналу "0" с выхода старше- 35 го разряда АЦП1, подключенного к управляющему входу блока инверторов 2, двоичный код входного воздействия инвертируется, Например, комбинация 11110 говорит о том, что уровень входного воздействия ни- 40 же уровня "единицы" на 6,7 ф, а комбинация

00001 -- о том, что уровень входного воздействия больше уровня нуля" на 6,7 (где

6,7/ — вклад младшего разряда в процентах). 45

На выходе блока инверторов 2 отклик на первый и второй сигналы будет один—

11110, что обеспечивает однозначность выбора максимума как положительных, так и отрицательных сигналов на входе АЦП. 50

С выхода блока инверторов 2, сигнал в двоичном коде поступает параллельно на входы блока памят.i 3 и компаратора 4. В начале каждого такта обработки ячейки блока памяти 3 устанавливаются в нулевое со- 55 стояние, а запись информации в него происходит по сигналу с выхода компаратора 4, который появляется только в случае, когда поступивший код больше хранящегося в блоке 3, Этот же сигнал с выхода компаратора 4 подается на управляющий вход разрешения записи буферного регистра 5 для записи кода уровня входного воздействия, снимаемого с выхода АЦП1 (фиг, 2,в — записываемые уровни выделены).

После того как за период Т> определена экстремальная выборка (из К выборок), ее значение в двоичном коде записывается в буферный регистр 5, Затем каждый из 1разрядов этого кода поступает в свой регистр сдвига 21 I узлов свертки 6 с тактовой частотой f> от ГТИ 12, В тот же момент обнуляется блок памяти 3 и он готов к принятию новых

К комбинаций для анализа. Таким образом достигается асинхронный прием элемента сложного сигнала, при котором даже при отсутствии тактовой синхронизации эа время Т будет выбрано его экстремальное значение.

Узлы свертки 6 предназначены для выделения информации из принятого сложного сигнала путем сравнения принимаемых кодов с опорными.

Они работают следующим образом, Значения максимальных отсчетов входного воздействия записываются в регистры сдвига 21; С выходов разрядов регистра сдвига 21 сигналы поступают на входы первых блоков равнозначности 22, на вторые входы которых поступают сигналы с выходов коммутатора опорных кодов 9. Коммутатор 9 за время Т> в параллельном. виде подает опорные коды на элементы равнозначности 22 последовательно. При этом для анализа сигналов одной станции используется 2m кодов, количество которых определяется значностью многопозиционного кодирования для данного корреспондента. Сигналом перехода от опорных последовательностей одной станции к другой является сигнал с выхода старшего разряда счетчика импульсов 10, С выходов первых блоков равнозначности 22 сигналы (" единица" — при совпадении разрядов опорного и принятого кодов на первых выходах регистра 21 и коммутатора 9, и "нуль" — при несовпадении) поступают на входы сумматора 23, который преобразует число совпадений между принятыми и опорными сигналами в параллельные двоичные коды во всех узлах свертки, Двоичные коды поступают на соответствующие входы весового сумматора 7, который расставляет весовые коэффициенты элементам кодов совпадений, в зависимости от того, с какого узла свертки (а следовательно разряда АЦП) они поступили, При этом "1" на выходе старшего разряда весового сумматора 7 говорит о приеме прямого кода, "0" — о приеме обратного., 1786664 т.к, в идеальном случае при приеме прямого кода на выходах схем равнозначности "единицы" и код на выходе сумматора будет максимальным, а при приеме обратного кода—

"нули" и код — минимален.

Для выбора максимального сигнала из ансамбля биортогональных кодов выходы младших разрядов весового сумматора 7, подключены к входам инвертора 8, в котором в случае приема обратного кода по 10 сигналу "0" с выхода старшего разряда весового сумматора 7, подключенного куправляющему входу управляемого инвертора 8, двоичный код числа совпадений инвертируется (см. работу инвертора 2).

За время Тэ (частота f>) счетчик импульсов 11 формирует сигналы на коммутатор, обеспечивающий подключение выходов счетчика импульсов 10, управляемого инвертора 8 и старшего разряда весового сумматора 7 к каждому из канальных узлов 15, поэтому на его тактируемый вход поступают с ГТИ импульсы с частотой N fT (фиг. 2,г), Коммутатор 14 по сигналу счетчика импульсов 11 синхронно с переходом от опорных кодов одной станции к кодам другой в коммутаторе опорных кодов 9, подключает выходы управляемого инвертора 8, старший разряд весового сумматора 7 и выходы счетчика 10 к соответствующему канальному узлу 15, В каждом канальном узле 15 выходы управляемого инвертора 8 подключены к параллельному регистру 16, (который в начальный момент цикла устанавливается в нулевое состояние) и компаратора 17, на выходе которого появляется сигнал перезаписи в случае, если поступивший двоичный код больше записанного в параллельном регистре 18, По сигналу r ерезаписи компаратора 17 в блок памяти 16 записывается поступивший от управляемого инвертора 8 двоичный код, Этот же сигнал перезаписи с выхода компэратора 17 подается на вход разрешения записи буферного регистра 19 для записи информационного кода, который формируется счетчиком импульсов 10 и через блок инверторов 18 поступает на вход буферного регистра 19.

Например, при пятиэлементном кодировании биортогональными сигналами, когда информация передается блоками по m=5 информационных символов, счетчик 10 формирует на выходе 2 =32 двоичных комбина5 ций (фиг. 2,д), т.е, последовательно все комбинации, возникновение которых возможно на передаче. При этом обязательным является однозначное соответствие между блоками из пяти информационных символов и соответствующими им ПСП на переда15

55 че и на приеме (на приеме в роли ГПСП выступает коммутатор опорных кодов 9), В этом случае при идентификации ПСП на передаче и опорной ПСП на приеме благодаря однозначному соответствию становятся известными пять информационных символов, соответствующих данным ПСП и формируемых счетчиком импульсов 10.

В случае приема прямого сигнала соответствующий ему код информационных импульсов проходит блок инверторов 18 без изменений и записывается в буферный регистр 19 по сигналу с выхода компаратора

17. В случае приемы обратного кода по сигналу старшего разряда весового сумматора

7, подключенного на егоуправляющий вход, комбинация информационного кода с выхода счетчика импульсов 10 инвертируется блоком инверторов 18.

После смены комбинации на выходе счетчика 11 коммутатор 14 подключит выходы счетчика импульсов 10, управляемого инвертора 8 и выход старшего разряда весового сумматора 7 к выходам следующего канального узла и при этом коммутатор опорных кодов начнет подавать последовательности, соответствующие данному канальному узлу (фиг. 2,г.д.е).

После окончания и тактов в буферном регистре 19 каждого канального узла 15 будет записан код посылки информационных импульсов, соответствующий максимуму взаимной корреляционной ункции принятого сигнала и одного из 2 опорных кодов соответствующей станции. Эта комбинация считывается в информационный регистр 20 сигналом, поступающим с тактовой частотой fT/è (фиг, 2,е) с делителя 13, Этот же сигнал устанавливает в нулевое состояние блоки памяти 16, В течение следующего цикла работы устройства, который длится и периодов тактовой частоты fT, информация с выхода информационных регистров 20 поступает к потребителям, Работу устройства удобно пояснить с помощью временныхдиаграмм, изображенных на фиг. 2. На фиг, 2,а показано входное воздействие, поступающее на вход АЦП.

При этом на его стробирующий вход поступают импульсы с частотой К1т от ГТИ (фиг.

2,б), Результатом многоуровневого квантования АЦП является последовательность из

К отсчетов в параллельном коде, подлежащих анализу и выбору максимального (минимального) из них в блоке инверторов 2, блоке памяти 3 и компараторе 4 (фиг. 2,в), Следующим тактовым импульсом (отстоящим от первого на Тэ) экстремальная (макс или мин) выборка записывается для анализа в узлы свертки, Одновременно с этим ком13

1786664

14 мутатор опорных кодов 9 начинает подавать в узлы свертки опорные последовательности первого канала с частотой 2m Nf (фиг, 2,д), При этом результаты анализа записываются соответственно в первый канальный узел, что обеспечивается сменой с частотой

К1 (фиг 2,г) комбинаций на выходе счетчика импульсов 11, подаваемых в параллельном коде на управляющие входы коммутатора

14. Синхронно с переходом к опорным последовательностям, соответствующим второму каналу, коммутатор 14, управляемый счетчиком импульсов 11, подключает для записи результатов анализа второй канальный узел. После прохождения и тактов (nT> — длительность ШПС) комбинации, записанные в канальные узлы, импульсом, поступающим от делителя с частотой Т fT/n (фиг.

2,е), считываются в информационный регистр 20 и поступают к потребителю информации.

Таким образом, в условиях воздействия сильных сосредоточенных помех, когда двухуровневое квантование приводит к существенному снижению помехоустойчивости, предлагаемое устройство вследствие многоуровневого квантования и обработки всех его значений позволяет существенно повысить помехоустойчивость, и, кроме того, взятие К отсчетов уровня входного сигнала за время Тэ позволяет избежать необходимости создания сложной системы тактовой синхронизации.

Формула изобретения

1. Многоканальное устройство приема сложных сигналов, содержащее узел свертки, в состав которого входит и-разрядный регистр сдвига, выходы разрядов которого через соответствующие блоки сравнения соединены с соответствующими входами сумматора, причем к другим входам и блоков сравнения узла свертки подключены соответствующие выходы коммутатора опорных кодов, а также последовательно соединенные генератор тактовых импульсов и делитель частоты и последовательно соединенные управляемый инвертор и коммутатор, выходы которого cîåäèíåíû с соответствующими входами m канальных узлов, управляющие входы которых соединены с выходом делителя частоты, о т л ич а ю щ е е с я тем, что, с целью повышения помехоустойчивости при воздействии помех при асинхронном приеме сложных сигналов, в него введены последовательно соединенные аналого-цифровой преобразователь(АЦП), блок инверторов, блок памя5

55 ти и компаратор, к другим входам которого подключены соответствующие выходы блока инверторов, а также буферный регистр, счетчики импульсов, весовой сумматор и l дополнительных узлов свертки, выполненных идентично узлу свертки, при этом выход старшего разряда АЦП соединен с управляющим входом блока инверторов, выход компаратора соединен с управляющим входом блока памяти и буферного регистра, информационные входы которого соединены с соответствующими выходами АЦП, а выходы разрядов буферного регистра соединены с соответствующими первыми входами узла свертки и l дополнительных узлов свертки, выходы которых соединены с соответствующими входами весового сумматора, выходы младших, разрядов которого соединены с соответствующими входами управляемого инвертора, а вы1од старшего разряда весового сумматора соединен с управляющими входами управляемого инвертора и коммутатора, к другим управляющим входам которого подключены соответствующие выходы первого счетчика импульсов, тактовый вход которого соединен с соответствующим выходом генератора тактовых импульсов, третий выход которого соединен с тактовым входом второго счетчика импульсов, выходы которого соединены с соответствующими входами коммутатора опорных кодов и коммутатора, выход коммутатора опорных кодов соединены с соответствующими входами дополнительных узлов свертки, к тактовым входам которых, тактовому входу узла и к стробирующему входу блока памяти подключен первый выход генератора тактовых импульсов, четвертый выход которого соединен с тактовым входом АЦП.

2. Устройство по и. 1, о т л и ч а ю щ е ес я тем, что каждый из m канальных узлов выполнен в виде последовательно соединенных параллельного регистра и компаратора и последовательно соединенных блока инверторов, буферного регистра и информационного регистра. при этом входы параллельного регистра соединены с другими входами компаратора, выход которого соединен с управляющими входами параллельного регистра и буферного регистра, стробирующий вход которого и стробирующий вход информационного регистра являются соответственно управляющим и тактовым входами каждого канального узла, входами и выходами которого являются соответственно входы инвертора и параллельного регистра и выходы информационного регистра.

1786664

Составитель А.Савинов

Редактор Т.федотов Техред М.Моргентал Корректор Л.филь

Заказ 257 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101