Устройство для задержки информации с контролем

Устройство для задержки информации с контролем

Иллюстрации

Показать все

Реферат

 

Устройство относится к запоминающим устройствам и может быть использовано в линиях задержки цифровой информации. Целью изобретения является повышение точности функционирования устройства. В устройство введены группа регистров, два элемента И, два дешифратора, два мультиплексора , интерполятор, сумматор, второй элемент задержки, третий выходной регистр . Устройство позволяет наряду с контролем воспроизводимой информации отдельно для старших и младших разрядов воспроизводимых отсчетов, задерживаемых устройством, формировать интерпо - лированные значения текущих отсчетов по ближайшим корректно воспроизведенным предшествующему и последующему отсчетам , что позволяет повысить точность воспроизведения . 1 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

- 3аа уд (я)s 6 06 F 1/12

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4873493/24 (22) 10,10.90 (46) 15.02.93. Бюл. ¹ 6 (71) Московский институт инженеров гражданской авиации (72) С.Ж, Кишенский, Н.С. Вдовиченко, С.В, Каменский и О.Ю. Кристенко (56) Авторское свидетельство СССР

N 1287137, кл. G 06 F 1/04, 1984.

Авторское свидетельство СССР

N 1488780, кл, G 06 F 1/12, 1987. (54) УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ ИНФОРМАЦИИ С КОНТРОЛЕМ (57) Устройство относится к запоминающим устройствам и может быть использовано в линиях задержки цифровой информации.

Изобретение относится к области вычислительной техники и может быть использовано в линиях задержки цифровой информации, Целью изобретения является повышение точности функционирования устройства.

На фиг, 1 приведена функциональная схема устройства; на фиг, 2 — схема интерполятора; на фиг. 3 — схема дешифратора. . Устройство содержит четыре блока свертки 1 — 4, блок 5 выработки адреса, накопитель 6, первый и второй блоки 7, 8 сравнения, выходные регистры 9, 10, 11, группу регистров 12, дешифраторы 13, 14, сумматор 15, интерполятор 16, мультиплексоры

17, 18, выход 19 блока 17, выход 20 блока 18, выход 21 блока 15, триггер 22, элементы задержки 23, 24. элементы И 25, 26, элемент

ИЛИ 27, вход 28 синхронизации устройства, „„Я ÄÄ 1795442 А1

Целью изобретения является повышение точности функционирования устройства. В устройство введены группа регистров, два элемента И, два дешифратора, два мультиплексора, интерполятор, сумматор, второй элемент задержки, третий выходной регистр. Устройство позволяет наряду с контролем воспроизводимой информации отдельно для старших и младших разрядов воспроизводимых отсчетов. задерживаемых устройством, формировать интерполированные значения текущих отсчетов Ro ближайшим корректно воспроизведенным предшествующему и последующему отсчетам, что позволяет повысить точность воспроизведения. 1 з.п. ф-лы, 3 ил. вход 29 старших разрядов устройства, вход

30 младших разрядов устройства, вход 31 блока 9, вход 32 блока 10. выходы 33, 34 устройства, выход 35 блока 11, выход 36 блока 22, выходы 37. 38, 39. 40 регистров 12.

Интерполятор 16 содержит узел вычитания 41, узел деления 42, узел умножения 43, сумматор 44.

Дешифратор 13 содержит группу элементов И 45, группу элементов HE 46, группу элементов И 47, шифратор 48, причем входы i-го элемента И 45 соединены с выходами 39 и 40 i-го регистра группы 12. 1=1.k — у.

Выход j-го элемента И 45 соединен со входом элемента НЕ 46, j=1, k — 2, выход элемента И 45 с первым входом шифратора 48, выходы элементов И 45 со второго по последний соединены с первыми входами элементов И 47. Выход i-го элемента НЕ 46 соединен с входами элементов И 47 с 1+1-го

1795442 по К-1-й. Выходы элементов И 47 соединены с соответствующими входами блока 48, выход которого является выходом блока, Блок 14 имеет ту же структуру, что и блок 13. Отличие в том, что К вЂ” 1-му входу блока 13 соответствует К+1-й вход блока 14 и т.д., первому входу блока 13 соответствует

N-й вход блока 14.

В исходный момент времени происходит нулевая установка узлов 9, 10, 11, 12 и ячеек 6 накопителя. Блок 22 устанавливается в единичное состояние.

При работе устройства на его информационные входы 29 и 30 поступают соответственно старшие и младшие разряды слов задерживаемого массива. Каждое слово сопровождается синхроимпульсом типа "меандр" по входу 28. Во время первой половины такта происходит чтение информации из ячейки накопителя, адрес которой определяется содержимым блока 5, выполненного, например, в виде счетчика, а во время второй половины — запись информации в ту же ячейку. Блок 5 выработки адреса по импульсам синхронизации последовательно перебирает адреса ячеек блока 6— накопителя. Старшие и младшие информацион н ые разряды задерживаемого слова массива записываются в накопитель 6 вместе с соответствующими им контрольными разрядами, вычисленными соответственно блоками свертки 1 и 2. При чтении слова из накопителя происходит вновь вычисление контрольных разрядов в блоках свертки 3 и

4 соответственно для старших и младших разрядов слова и сравнения их с контрольными разрядами, считанными из накопителя. Если воспроизведенное слово совпадает (по вычисленным контрольным разрядам) с записанными для него в блоке 6 контрольными разрядами (отдельно для старших и младших разрядов слова), то появляется единичный сигнал на выходе "Равно" соответственно блой сравнения 7 или/и 8. Иначе говоря, для корректно воспроизве (енного слова сочетание сигналов на выходах блрков 7 и 8 — "11", а для

HBKopp6KvHb1x воспроизведений слов — соответственно "10", "01", или "00", причем левый "0" соответствует искажению воспроизведения старших разрядов, а правый "0" — искажению воспроизведения младших разрядов.

flot:ne сформирования решений о корректности воспроизведения слова на блоках 7 и 8, с некоторой соответствующей задержкой, обеспечиваемой блоком 23, синхроимпульс поступает на регистры группы

12, в результате чего на них происходит сдвиг смежных слов и соответствующих им решен:г1 о корректности воспроизведения старших и младших (соответственно выходы

30 и 40) разрядов; решение по текущему слову записывается в регистр 121. На выхо5 ды устройства задержанное слово поступает из регистра 12к. При этом старшие(выход

31) и младшие (выход 32) разряды записываются в блоки 9 и 10 в том случае, если соответственно на выходах 39к и 40

"0 присутствуют единичные сигналы (свидетельствующие о корректности воспроизведения), которые открывают элементы И 25, и 26, через которые происходит задержанный на элементе 24 синхроимпульс записи на блоки 9 и 10, В противном случае в регистре 9 и/ипи 10 сохраняется значение соответствующих разрядов предыдущего слова, а с контрольных выходов ЗЗ и/или 34 формируются нулевые значения (для полного совпадения с уровнями сигналов прототипа можно включить в состав устройства перед выходами 33 и 34 элементы НЕ, свидетель. ствующие о некорректности воспроизведени> соответствующих разрядов слова.

В этом аспекте заявляемое устройство функционирует близко к принципу действия прототипа, Основное отличие — в прохождении задерживаемого слова дополнительно через часть группы регистров 12 — от перво30 ro до k-ro, вследствие чего задержка (a единицах синхроимпульсов) заявляемого устройства составляет "К+М", где М вЂ” модуль счета блока 5, а К вЂ” номер регистра группы 12, с которого снимается выходное

35 слово. Это отличие для вышеописанной части узлов устройства несущественно, и необходимо дпя выравнивания выходных сигналов вышеописанной части и дополнительной группы узлов, позволяющей повы40 сить точность воспроизведения, и описываемой ниже.

Совокупность узлов 12 — 18, 22, 27 позвоtlA8T повысить точность воспроизведения

45 слов массива (это существенно при тех случаях, когда данные слова характеризуют последовательность отсчетов медленно меняющихся параметрических значений) в условиях произвольной интенсивности сбо50 ев и помех при записи и воспроизведении задерживаемых слов. При этом для повышения точности фактически реализуется процесс адаптивной интерполяции, то есть— определения неверно воспроизведенного

55 слова (значения параметра) по ближайшим корректно воспроизведенным значениям.

Интерполяция является адаптивной, так как значение отсчета, восстанавливаемого устройством посредством данной интерполяции, формируется из ближайших верно

1795442

55 воспроизведенных отсчетов "до" и "после" текущего.

Совокупность узлов, осуществляющих адаптивную интерполяцию и восстановление текущего отсчета по ближайшим правильноо воспроизводимым осуществляется— функционирует следующим образом. Значения контрольных сигналов, соответствующих словам массива и записанных в регистрах 12, с выходов 39 и 40 поступают в дешифраторы 13 и 14, причем в дешифратор 13 поступают сигналы для слов, следующих за текущим, а в дешифратор 14— сигналы для слов, предшествующих текущему. Дешифратор 13 (фиг. 3) работает следующим образом: в том случае, когда для некоторого слова сигналы с выходов 39 и 40 — единичные, (что говорит о корректности данного слова), появляется положительный потенциал на выходе соответствующего элемента И 45, который поступает на вход шифратора 48 и, инвертируясь на соответствующем элементе НЕ 46, запрещает формирование положительных сигналов на выходах элементов И 47, связанных с выходами элементов И 45 слов, находящихся дальше от текущего, чем данное слово. Таким образом, совокупность сигналов на входах дешифратора 48 представляет собой позиционный код (типа "О...о...010...0"), где место "единицы" отражает позицию ближайшего корректно воспроизведенного слова относительно текущего. Шифратор 48 преобразует позиционный код в двоичный, который поступает на вход сумматора 15.

Дополнительный выход блока 13 формирует единичный сигнал в том случае, когда на всех входах дешифратора 13 — нулевые потенциалы, что может быть следствием отсутствия корректно воспроизводимых отсчетов в анализируемой совокупности регистров

12, или в начальной фазе работы устройства, пока совокупность регистров 12 не заполнена отсчетами и сопровождающими их контрольными сигналами. Данная часть шифратора 48 может быть выполнена, например, на основе элемента ИЛИ-НЕ, входы которого соединены с входами блока 48.

Блок 14 выполняется аналогично (см. фиг. 3), Обозначим число, формирующееся на выходе блока 13, как M+, а на выходе блока

14 — как M-; на выходе сумматора 15 формируется число M=M+ + M-, соответствующее количеству отсчетов. между ближайшими корректно воспроизведенными, причем внутри этого интервала отсчетов находится текущее воспроизводимое слово.

Код числа M- поступает с выхода блока

13 на адресные входы мультиплексора 17, к

45 информационным входам которого подключены выходы 37 и 38 регистров 12, В зависимости от значения адресного кода на выходы мультиплексора 17 коммутируются сигналы с выходов 37 и 38 того регистра 12, в котором содержится ближайший корректно воспроизведенный (к текущему) отсчет (слово), Аналогично работает и мультиплексор 18. Значения ближайших корректно воспроизведенных слов поступают с выходов блоков 17 и 18 на интерполятор, на другие входы которого поступают код числа с выхода дешифратора 13 и код с выхода сумматора 15.

Интерполятор (фиг. 2) 16 формирует интерполированное значение текущего слова по ближайшим корректно воспроизведенным словам. На фиг. 2 приведена конкретная (два примера) реализация интерполятора, осуществляющего линейную интерполяцию. Рассмотрим его работу, Пусть значение ближайшего предыдущего отсчета соответствует коду U-, а значение ближайшего последующего отсчета— коду U+. В узле вычитания 41 определяется разность между значениями этих отсчетов (с учетом знака). В узле деления 42 производится деление этой разности на интервал (в числе отсчетов) между этими отсчетами, то есть, определяется величина линейного приращения в предположении линейной интерполяции задерживаемого параметра, причем Л U=(U+ — U-)/(M+ — М-). В узле 43 умножения по элементарному приращению

Л U и месту ближайшего последующего отсчета M+ определяетсявеличина фактического приращения (в предположении опять же линейного изменения сигнала. задерживаемого устройством). (- Л )= Л U.M+. Затем, в сумматоре 44, осуществляющем алгебраическое суммирование (с учетом знака) осуществляется вычисление интерполируемого значения текущего слова (отсчета), соответствующее выражению:

0инт= U+ + (A U M+) = U+ + Л .

Сформированное в блоке 16 интерполированное значение текущего отсчета импульсом с второго элемента задержки 24 записывается в регистр 11 (и старшие, и младшие разряды).

В том случае, когда либо среди предшествующих, либо среди последующих (относительно текущего слова) слов в соответствующей совокупности регистров

12 нет корректно воспроизведенных, на одном (обоих) из входов элемента ИЛИ 27 форми руется положительный сигнал, и положительный потенциал импульсом с элемента 24 записывается в триггер 22, сигна1795442

1Î

20 лизирующий о том, что для данного отсчета (слова) отсутствует возможность

Формула изобретения

1, Устройство для задержки информации с контролем, содержащее четыре блока свертки, два блока сравнения, два выходных регистра, блок выработки адреса, накопитель, первый элемент задержки и элемент

tflJlM, причем выходы старших и младших информационных разрядов накопителя подключены соответственно к выходам первого и второго блоков свертки, вход синхронизации блока выработки адреса, вход управления записью накопителя, вход первого элемента задержки подключены к входу синхронизации устройства; информационные входы старших и младших разрядов накопителя подключены соответственно к входам третьего и четвертого блоков свертки и являются информационными входами старших и младших разрядов устройства соответственно, выходы третьего и четвертого блоков свертки подключены к первому и второму входам контрольных разрядов накопителя, выходы первого и второго блоков свертки подключены к первым входам соответственна первОго и второго блоков сравнения, вторые входы которых подключены соответственно к ïåðвому и второму выходам контрольных разрядов накопителя, выходы первого и второго выходных регистров являются соответственно информационными выходами старших и младших разрядов устройства, выход блока выработки адреса подключен к адресномувходунакопителя,отличающееся тем, что, с целью повышения точности функционирования устройства, в него введены группа из N регистров, два элемента И, два дешифрато.ра, два мультиплексора, интерполятор, сум матор, второй элемент задержки, третий выходной регистр и триггер, причем выходы с первого по четвертый i-ro регистра группы, i=1,N 1, соединены соответственно с входами с первого по четвертый (i+1)-го регистра группы, выходы старших и младших разрядов накопителя и выходы первого и второго блоков сравнения соединены с информационными входами первого регистра группы, синхровходы всех регистров группы соединены с выходом первого элемента задержки и через второй элемент задержки с синхровходами триггера и третьего выходного регистра и с первыми входами первого и второго элементов И, вторь1е входы которых подключены соответственно к третьему и четсформ- ровать интерполированное значение. вертому выходам К-го регистра группы, (1

2. Устройство по п,1, о т л и ч а ю щ ее с я тем, что интерполятор содержит последовательно соединенные узел вычитания, узел деления, узел умножения и сумматор, причем входы узла вычитания являются вторым и третьим входами интерполятора, первый вход которого соединен с вторым входом узла умножения, второй вход интерполятора подключен к второму входу сумматора, выход которого является выходом интерполятора, четвертый вход которого соединен с вторым входом узла деления.

1795442

1795442

99r Ь

Составитель И.Сафронова

Техред M,Ìîðãåíòàë Корректор,Л.Филь

Редактор

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина. 101

Заказ 430 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5