Устройство для подсчета числа единиц

Устройство для подсчета числа единиц

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕ1СКИХ сОциАлисти tF ских

РЕСПУБЛИК ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4727084/24 (22) 14.06.89 (46) 23.02.93. Бюл. N. 7 (72) Н.А,Егоров. Л.Б.Авгуль, B,È,Êîcòåíåвич и Н.И.Айт онов (56) Авторское свидетельство СССР

N- 1658146, кл. G Об F 7/50, 1988.

Авторское свидетельство СССР

В 1730621, кл. G 06 F 7/50, 1992 (прототип). (54) УСТРОЙСТВО ДЛЯ ПОДСЧЕТА ЧИСЛА

ЕДИНИЦ (57) Изобретение относится к области вычислительной техники и может быть использовано при построении быстродействующих матричных арифметических устройств. Цель изобретения — упрощение х! IJ х / х IХ.. Ж«, 1797111 А1 (я)5 G 06 F 7/50/IН 03 M 7/ОО устройства для подсчета числа единиц. Устройство содержит два одноразрядных двоичных сумматора 1 и 2, четыре элемента сложения по модулю два 3, 4, 5 и 6, два мажоритарных элемента с порогом два 7 и

8; мажоритарный элемент с порогом шесть

9, мажоритарный элемент с порогом четыре

10, полусумматор 11, элемент ЗАПРЕТ 12, десять входов 13,.;.,22, четыре выхода

23....,26. На входы 13,...,22 подаются двоичные переменные х1,...,х о соответственно, на выходах 23,...,26 реализуются логические функции fo,...,fa соответственно, значения которых составляют двоичный код N = 8 +

+ 4 + 2f>+ fo числа логических единиц. содержащихся во множестве (x>.x>oj. 1 ил.

1797111

Изобретение относится к области вычислительной техники и может быть использовано при построении быстродействующих матричных арифметических устройств., Цель изобретения — упрощение устройства для подсчета числа единиц.

На чертеже представлена схема устройства для подсчета числа единиц.

Устройство содержит два одноразрядсых двоичных сумматора 1 и 2, четыре элемента сложения по модулю два 3 — 6, два мажоритарных элемента с порогом два 7 и

8, мажоритарный элемент с порогом шесть

9, мажоритарный элемент с порогом четыре

10. полусумматор 11, элемент ЗАПРЕТ 12, десять входов 13,...,22, четыре выхода

23,...,26.

Устройство для подсчета числа единиц работает следующим образом.

На входы 13,...,22 подаются двоичные переменные x1,...,õ1o соответственно, на вы. ходах 23,...,26 реализуются логические функции fp.....fg соответственно, значения которых составляют двоичный код N = Sfg+

+ 412+211+ fo числа логических единиц, содержащихся во множестве {x1,x1o).

Логические функции fo,....f3 реализуют ся устройством согласно следующим выражениям:

fo =@1 Ю, г. где/ Х1О хг Я хз / 2 x4g х50+ "О+ Х10

f1 = РВ/«/ Ю+, где P = S2 (х4,х1о) + S4 (x4,õþ)+ 55 (х4,Х1о);

R = 52 (х1,х2,xз).

Здесь функция л-входсвого мажоритарного элемента с порогом k определяется как

Sg"(Z1,Z2,...2ï) =

1, ИЛИ Z1 + Z2 + ° ° + Zn k;

0 если Z1 + Z2 + .„+ Z„(k;

ЪЕ{0,1, = 1, и.

f2 4 (х4 x;o) S» / 1/12. R);

3 = « 23 (P R с.-ф(4 х1в))

+ / !p2 R S4 (x4.х10), Формула изобретения

Устройство для подсчета числа единиц, содержащее четыре элемента сложения по модулю два, первый одноразрядный двоичный сумматор, полусумматор, два мажоритарных элемента с порогом два, мажоритарный элемент с порогом четыре и элемент Запрет, вход запрета которого соединен с выходом мажоритарного элемента с порогом четыре, i-й (I = 1,5) вход которого соединен с 1-м входом устройства, I-м входом первого мажоритарного элемента с порогом два и I-м входом первого элемента сложения по модулю два, выход которого соединен с первым входом полусумматора, выход суммы которого соединен с первым выходом устройства, выход переноса соеди10 нен с первым входом первого одноразрядного двоичного сумматора, выход суммы которого соединен с вторым выходом устройства, выход переноса соединен с. первым входом второго элемента сложения по модулю два, выход которого соединен с третьим вь!Ходом устройства, четвертый выход которого соединен с выходом третьего элемента сложения по модулю два, о т л ич а ю щ е е с я тем, что, с целью упрощения, оно содержит второй одноразрядный двоич. ный сумматор и мажоритарный элемент с порогом шесть, выход которого соединен с первым входом четвертого элемента сложения по модулю два, i-й вход соединен с i-м входом устройства, ()+5)-й (j = 1,2) вход соединен с (j+5)-м входом первого элемента сложения по модулю два, (j+5)-м входом первого мажоритарного элемента с порогом два, (j+5)-м входом мажоритарного элемента

30 с порогом четыре и (j+ 5)-м входом устройства, (k+7)-й (k = 1,3) вход которого соединен с k-м входом второго одноразрядного двоичного сумматора. выход суммы которого соединен с вторым входом полусумматора, 35 выход переноса соединен с первым входом второго мажоритарного элемента с порогом два, первым прямым входом элемента 3апрет и вторым входом первОго рдноразряд- ного двоичного сумматора, 11ретий вход

40 которого соединен с выходом четвертого элемента сложения по модулю два, второй вход которого соединен с выходом мажоритарного элемента с порогом четыре и вторым входом второго элемента сложения по модулю два, третий вход соединен с выходом мажоритарного элемента с порогом шесть и вторым входом второго мажоритарного элемента с порогом два. выход которого соединен с первым входом третьего элемента сложения по модулю два, второй вход которого соединен с выходом элемента

Запрет, второй прямой вход Ko Topof 0 соединен с третьим входом второго мажоритарного элемента с порогом два и выходом переноса полусумматора.