Многоканальный сигнатурный анализатор

Многоканальный сигнатурный анализатор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может использоваться в системах тестового диагностирования дискретных объектов. Цель изобретения - повышение быстродействия. Многоканальный сигнатурный анализатор содержит два счетчика, два блока сравнения, блок индикации , два индикатора, группу элементов И, три формирователя сигнатур, три блока хранения эталонных сигнатур, два триггера, элемент ИЛИ, три элемента И, элемент задержки и одновибратор. Анализатор обеспечивает контроль двоичных последовательностей одновременно по нескольким каналам и дает информацию о наличии в анализируемой последовательности векторов одного ошибочного вектора или ошибочных векторов большей кратности. В случае наличия одного ошибочного вектора анализатор автоматически указывает его местоположение. 1 ил.

СОН)3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (s»s G 06 F 11/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

BЕДОМСТоО СССP (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ 4

0 4

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4752972 /24 (22) 23;10.89 (46) 23.02;93, Бюл, Рв 7 (71) Донецкий политехнический институт (72) О.Н,Дяченко и А.П.Журавель (56) Авторское свидетельство СССР

М 1383363, кл. G 06 F 11/00, 1986.

Авторское свидетельство СССР

М 1737452, кл. 6 06 F 11/00, 1991. (54) МНОГОКАНАЛЬНЫЙ СИГНАТУРНЫЙ

АНАЛИЗАТОР (57) Изобретение относится к вычислительной технике и может использоваться в системах тестового диагностирования дискретных объектов, Цель изобретения— повышение быстродействия. МногоканальИзобретение относится к цифровой вычислительной технике и может быть использовано в системах тестового диагностирования цифровых устройств.

Целью изобретения является повышение быстродействия анализатора за счет обеспечения возможности выделения из сигнатур дополнительной диагностической информации о кратности ошибок в многоканальных двоичных последовательностях.

На чертеже показана схема анализатора.

Анализатор содержит формирователи сигнатур 1, 2, 3, блоки памяти 4, 5, 6 эталонных сигнатур, блоки 7, 8 сравнения, счетчики 9, 10, триггеры 11, 12, блок 13 индикации, одновибрэтор 14, индикатор .15, элемент

ИЛИ 16, индикатор 17, элементы 18, 19, 20

И, группу элементов И 21, элемент задержки

22, группу входов начальной установки 23, .,. Ы 1797118 А1 ный сигнатурный анализатор содержит два счетчика, два блока сравнения, блок индикации, два индикатора, группу элементов И, три формирователя сигнатур, три блока хранения эталонных сигнатур, два триггера, элемент ИЛИ, три элемента И, элемент задержки и одновибратор. Анализатор обеспечивает контроль двоичных последовательностей одновременно по нескольким каналам и дает информацию о наличии в анализируемой последовательности векторов одного ошибочного вектора или ошибочных векторов большей кратности. В случае наличия одного ошибочного вектора анализатор автоматически указывает его местоположение. 1 ил. тактовый вход 24, группу информационных входов 25 — 7-:25 — К, вход 26 сброса и вход

"Пуск" 27.

Пусть N — количество К-разрядных векторов исследуемой последовательности, которые подаются на информационные входы

25-1-;25-К анализатора (К вЂ” разрядность формирователей сигнатур).

Счетчик 9 и триггер 11 образуют (К+1)разрядный суммирующий счетчик, счетчик

10 — (К+1)-разрядный вычитающий, Формирователи сигнатур, счетчики, триггеры срабатывают по переднему фронту поступающих на них импульсных сигналов.

Одновибратор 14 по переднему фронту сигнала формирует одиночный импульс длительностью, необходимой для установки триггера 11 в единичное состояние, и менее

1797118 длительности периода синхроимпульсов, . анализатора в формирователях 1, 3 будет подаваемых на вход 24 анализатора., одинаковое содержимое и на выходе блока

Эталонные сигнатуры должны быть рас- 8 установится уровень логического нуля. В считаны для количества тактов, равного 2 — противном случае на выходе блока 8 будет к

-1, независимо от N. 5 уровень логической единицы. Пусть выходу

Формирователи 1, 3 представляют со- блока 8 соответствует младший разряд инбой К-разрядные параллельные сигнатур- дицируемого двоичного числа. Тогда индиные регистры, т,е, многовходовые регистры кация двоичного кода, состоящего из всех сдвига с . линейными обратными связями, нулей и единицы в старшем разряде, в конопределенными образующими примитив- "0 цв работы анализатора означает. что ошиными иотличными друг отдруга полинома- бочные биты в исследуемых векторах ми. информации отсутствуют или компенсируФормирователь 2 представляет собой К ются во всех трех формирователях сигнатур независимых друг от друга счетных Т-триг- (вероятность этого очень мала); -индикация геров, счетные входы которых являются 15 кода, состоящего иэ всех нулей (состояние информационными входами второго фор- младшего разряда — произвольное) означамирователя 2 сигнатур. Таким образом, фор- ет, что ошибочные биты в исследуемых векмирователь 2 осуществляет поразрядное торах информации имеют место, но в суммирование по модулю два исследуемых . первом 1 или втором 2 формйрователях сигвекторов информации, натур ошибочные биты компенсируют друг

Элемент И 20 и одновибратор 14 служат друга; индикация кода, в младшем разряде для установки в единичное состояние триг- которого единица, означает,. что кратность гера 11, который можно считать, нулевым ошибочных векторов больше единицы, й, разрядом счетчика 9, только в тот момент . накойец, индикация кода„в младшем раэрявремени, когда старший разряд счетчика 9 25 де которого нуль, а в остальных — комбинаустанавливается в единицу, а остальные ция нулей и единиц, означает, что в разряды этого счетчика — в нулевое состоя- исследуемых векторах информации имел ние, и только в том случае, если имелись место один ошибочный, вектор, при этом ошибочные биты(бит) в исследуемых векто- индицируемый код (эа исключением старрах информации,: 30 шего.и младшего разрядов) представляет

Для удовлетворения последнего требо- собой номер такта, на котором возникает вания используется. элемент 22 задержки, ошибочный вектор.. время задержки которого должно быть Анализатор работает следующим обрабольше времени срабатывания триггера 11 зом. и меньше длительности периодасинхроим- 35 По внешнему сигналу, поступающему пульсов, подаваемых на вход 24 анализато- на вход сброса 26,.все разряды формировара. телей 1, 2, 3 сигнатур. устанавливаются в

Элемент И 18 прекращает подачу синх- . нулевое состояние. По внешнему сигналу, роимпульсов в том случае, если нет ошибач- . поступающему на вход "Пуск" 27, счетчик 9 ных битов в исследуемых векторах 40 устанавливается в нулевое состояние., тригинформации или они имели место, но ком- геры 1.1, 12, устанавливаются в нулевое сопечсировалидругдругавобоихформирова- стояние, эталонные сигнатуры с выходов телях 1 и 2 сйгнатур (вероятность этого первого 4, второго 5 и третьего 6 блоков случая очень мала) и старший разряд.счет- эталонных сигнатур заносятся соответстчика 9 установился в единицу, а остальные 45 венно в формирователи 1, 2,.3 сигнатур и со разряды — в нулевое состояние; ошибачные входов 24-0+24-К начальной установки забиты имели место в исследуемых векторах носится двоичный код числа N в ечетчик 10, информации, старший раэрядсчетчика9ус-, При.этом иа инверсном выходе старшего тановлен в единичное состояние и содержи- разряда счетчика 10 появляется логическая моеформирователей1,2сигнатурнеравны 50 единица (так как N <2 -1), которая разреК нулю и совпали, т.е. на выходе блока 7 поя- шает прохождение сигналов через элемент вился логический ноль; ошибочные биты И 19 и через группу элементов И 21. Кроме имели место в исследуемых векторах ин- того, на выходе старшего разряда счетчика формации, но в одном из формирователей 9 устанавливается логический нуль, следосигнатур они компенсируют друг друга, а в 55 вательно, на выходе элемента ИЛИ 16 поядругом — нет, и старший разряд счетчика 9 вится логическая единица, разрешающая установился в нулевое состояние. прохождение синхроимпульсов через элеВ том случае, если в исследуемых векто- мент И 18, а так как триггер 12 установлен в рах информации имел место только один нулевом состоянии, то на его инверсном выошибочный вектор, то по окончании работы ходе установлена логическая единица. кото17 1 )118 рая также разрешает прохождение синхроимпульсов через элемент И 18. Логический нуль на выходе старшего разряда счетчика

9 "запирает" элемент И 20, Синхроимпульсы со входа 24 анализатора через элемент И 18 поступают на счетный вход триггера 11, который является нулевым разрядом счетчика 9, через элементы 18, 19 И синхроимпульсы поступают пульсы поступают на тактовые входы первого 1, второго 2 и третьего 3 формирователей сигнатур..

Исследуемые вектора с информацион15 ных входов Р5-. 1 †: 25-К анализатора через группу элементов И 21 поступают на информационные входы формирователей 1 — 3 сигнатур. Анализатор производит сжатие

20 последовательности исследуемых векторов, Через N тактов работы анализатора в формирователях 1, 3 сформируются сигнатуры вектора ошибки, а в формирователе 2 — вектор ошибки, Во всех разрядах счетчика

10 будут нули, а на инверсном выходе старшего разряда счетчика 10 будет логическая единица, которая. все еще разрешает про25 хождение синхроимпульсов через элемент

И 18 и прохождение информации через группу элементов И 21 (N+1)-й синхроимпульс устанавливает.на инверсном выходе старшего разряда счетчика 10 логический нуль, который запрещает поступление синхроимпульсов через элемент И 19 и прохож30

35 дение исследуемой информации через группу элементов И 21. Синхроимпульсы, поступающие на тактовые входы формировэтелей сигнатур, задерживаются элементом 22 задержки, поэтому, когда нэ вход формирователя 1 сигнатур придет (N+1)-й

40 синхроимпульс, передача исследуемых векторов через группу элементов И 21 уже будет запрещена. На этом счетчик 10 заканчивает свою работу, Допустим, в исследуемых векторах не было ошибочных битов. Тогда через N тактов работы анализатора содержимое формирователей 1 — 3 будет нулевым, а на выходе блока 7 появляется логический ноль, который "запирает" элемент И 20. Счетчик. образованный счетчиком 9 и триггером t1 досчитывает до 2, на выходе старшего рэз50 ряда этого счетчика установится логическая единица, на выходе элемента ИЛИ 16 появляется логический ноль, который запрещает прохождение синхроимпульсов через элемент И 18. На выходе блока 8 будет логический ноль. На этом работа анализатора завершается с индикацией двоичного чис55 на вычитающий вход счетчика 10, через эле- 10 мент И 18 и элемент 22 задержки синхроимла, в старшем разряде которого единица, а в остальных — нули, Допустим. в исследуемых векторах информации были ошибочные биты (причем все ошибочные биты находились в одном ошибочном векторе информации). Тогда через N тактов работы анализатора содержимое первого 1, второго 2 и третьего 3 формирователей сигнатур не будет нулевым, а на выходе блока 7 будет логическая единица. Когда счетчик, образованный счетчиком 9 и триггером 11, досчитает до 2, на к выходе старшего разряда этого счетчика установйтся логическая единица, нэ выходе элемента И 20 появится логическая единица, на входе одновибратора 14 появится передний фронт, а на его выходе появится одиночный импульс, который установит триггер 11 в единичное состояние. В дальнейшем происходит изменение сигнатуры в первом 1 и третьем 3 формирователях сигнатур и счет тактов в счетчике, образованном счетчиком 9 и триггером 11, до тех пор, пока содержимое формирователей 1, 2 сигнатур не совпадет, при этом на выходе блока 7 появится логический ноль, на выходе элемента ИЛИ 16 также появится логический ноль, который запретит прохождение синхроимпульсов через элемент И 18. На выходе блока 8 будет логический ноль — приз нак-того, что ошибочный вектор только один. На этом работа анализатора завершается с индикацией двоичного кода порядкового номера такта, на котором появился ошибочный вектор информации.

В том случае, когда в исследуемых векторах имеют место несколько ошибочных векторов информации, работа анализатора аналогична рассмотренному случаю, когда такой вектор один, за исключением того, что по завершении работы анализатора будет индицироваться двоичное число. в младшем разряде которого — единица (признак кратности ошибочных векторов).

Формула изобретения

Многоканальный сигнатурный анализатор, содержащий два счетчика, блок индикации, первый индикатор, элемент ИЛИ, первый и второй элементы И, первый и второй формирователи сигнатур, первый и второй блоки хранения эталонных сигналов, причем входы сброса первого и второго формирователей сигнатур обьединены и образуют вход сброса анализатора, входы считывания первого и второго блоков хранения эталонных сигнатур, установочный вход первого счетчика и вход параллельной загрузки второго счетчика объединены и образуют вход Пуск анализатора, группа информационных входов второго счетчика

1797118 образует группу входов начальной установки анализатора, группа разрядных выходов первого счетчика соединена с.группой входов блока индикации, выход первого элемента И соединен с тактовым входом 5 второго счетчика, инверсный выходЪоследнего разряда которого соединен с первым входом первого элемента И, группы информационных выходов первого и второго блоков хранения эталонных . сигнатур 10 соединены соответственно с группами входов начальной. установки первого и второго формирователей сигнатур, о т л и ч а юшийся тем, что, с целью повышения быстродействия, он дополнительно содер- 15 жит третий элемент И, первый и второй счетные триггеры, одновибратор, элемент задержки, группу элементов И, второй индикатор, третий формирователь сигнатур, третий блок хранения -эталонных сигнатур, 20 причем выход первого блока сравнения со-. единен с первым входом элемента ИЛИ и первым входом второго элемента И, второй вход которого соединен с прямым выходом последнего разряда первого счетчика ин- 25 версный выход последнего разряда которого соединен с вторым входом элемента ИЛИ и с тактовым входом первого триггера, инверсный выход которого соединен с первым выходом третьего элемента И, второй вход 30 которого соединен с выходом элемента ИЛИ, выход третьего элемента И соединен с тактовым входом второго триггера, вторым входом первого элемента И и входом элемента задержки, выход которого соединен с такто- 35 вым и входами формирователей сигнатур, группы информационных входов которых поразрядно объединены и подключены к выходам сОответствующих элементов И группы, первые входы которых объединены и подключены к инверсному выходу последнего разряда второго счетчика, выход второго чока сравнения и прямой выход второго триггера соединены соответственно с входами первого и второго индикаторов, инверсный выход второго триггера соединен с тактовым входом первого счетчика, выход второго элемента И соединен с входом одновибратора, выход которого соединен с установочным входом второго триггера, вход сброса которого объединен с входом сброса первого и триггера и входом считывания третьего блока хранения эталонных сигнатур и подключен к входу Пуск анализатора, вход сброса третьего формирователя сигнатур подключен к входу сброса анализатора, третий вход третьего элемента И образует тактовый вход анализатора, группа информационных выходов третьего блока хранения эталонных сигнатур соединена с группой входов начальной установки третьего формирователя сигнатур, группа информационных выходов первого формирователя сигнатур соединена с первыми группами входов первого и второго блоков сравнения,.группы информационных выходов второго и третьего формирователей сигнатур соединены с вторыми группамй входов первого и второго блоков сравнения соответственно, вторые входы элементов И группы образуют группу информационных входов анализатора.

1797118

Составитель M.Èâàíîâ

Техред M. Моргентал

Корректор Л.Филь

Редактор

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гэга рина, 101

Заказ 654 Тираж Подписйое

ВНИИОИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва. Ж-35. Раущскэя наб., 4/5