Устройство допускового контроля параметров

Устройство допускового контроля параметров

Иллюстрации

Показать все

Реферат

 

Применение:-устройство относится к измерительной технике и предназначено для использования в системах предупредительной , аварийной и других видах сигнализации повышенной надежности. Сущность изобретения: устройство содержит 2N датчиков контролируемых параметров (1-1. .... 1-N и 2-1, .... 2-N), 2NI преобразователей текущих значений параметров в код (3-1,..., 3-N и 4-1, .... 4-N), два элемента ИЛИ, два регистра, блок управления, четыре блока памяти , два блока вычитания, два блока сравнения кодов, два коммутатора, блок диагностики, счетчик импульсов, формирователь выходных команд, 3 з.п.ф-лы, 7 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4909057/21 (22) 06.02.91 (46) 28.02.93. Бюл, № 8 (71) Опытный завод энергетического машиностроения (72) В.М,Ноянов, И,6.Давыдов и В.И.Семенов (56) 1. Авторское свидетельство СССР

¹ 1 149175, кл. G 01 R 23/00, 1982. 2. Авторское свидетельство СССР

N- !29694!. кл. G 01 R 3/489, 1984. (54) УСТРОЙСТВО ДОПУСКОВОГО КОНТРОЛЯ ПАРАМЕТРОВ (57) Применение: устройство относится к измерительной технике и предназначено для

Изобретение относится к измерительной технике и предназначено для использования в системах предупредительной, аварийной и других видах сигнализации повышенной надежности.

Цель изобретения — расширение области применения устройства за счет обеспечения воэможности контроля N параметров, измеряемых датчиками разного типа (как частотно-импульсными, так и аналоговыми).

На фиг. 1 приведена функциональная электрическая схема устройства, на фиг. 2— варианты построения преобразователей текущих значений параметра в ков для датчиков с частотно-импульсным и аналоговым выходами, на фиг. 3, 4, 5- схемы блока управления, блока диагностики и формирователя выходных команд соответственно, на фиг. 6 — временные диаграммы, поясняющие принцип действия устройства, на фиг.

7 — структурная схема алгоритма обработки. Ы, 1798719А1 (я)5 G О1 и 23/00, G 04 F !О/00 использования в системах предупредительной, аварийной и других видах сигнализации повышенной надежности. Сущность изобретения". устройство содержит 2N датчиков контролйруемых параметров (1-1, „„

1-N и 2-1, .... 2-N), 2N преобразователей текущих значений параметров в код(3-1, ..., 3 — N и 4 — 1, .„, 4 — N), два элемента ИЛИ, два регистра, блок управления, четыре блока памяти, два блока вычитания, два блока сравнения кодов, два коммутатора, блок, диагностики, счетчик импульсов, формирователь выходных команд, 3 з.п.ф-лы, 7 ил. измерительной информации и формирования результирующих сигналов.

Устройство содержит (фиг. 1) датчики

1-1, 1-П...i — N и 2-1, 2-П...2-N контролируемых параметров Р1, РП, ...PN, преобраэователиЗ вЂ” 1, 3 — П...ÇN и 4 — 1, 4-П...4-N текущих значений параметров и код, относящиеся соответственно к первому и второму измерительным каналам, элементы ИЛИ 5, 6, регистры 7, 8,блок 9управления, блоки памяти Щ

10„.13, блоки 14, 15 вычитания, блоки 16, 17 Q) сравнения кодов, коммутаторы 18, 19, блок

20диагностики, счетчик 21 импульсов и формирователь 22 выходных команд.

Каждый из преобразователей 3(4), предназначенный для обработки частотно-импульсного сигнала, в предлагаемом варианте содержит (фиг. 2,а) формирователь

23 импульсов, счетный триггер 24, 0-триггер

25, два счетчика 26 и 27 импульсов, генератор 28 образцовой частоты 4, ключ 29, эле1798719

QF(l...N)min= Е, fo (I ... N)min (2) мент 30 памяти, регистр 31, элемент 32 задержки и элемент И 33.

В состав преобразователей 3(4), работающих с датчиками аналогового типа, например, входят (фиг, 2б) блоки 34 нормализации входного сигнала, аналого-цифровой преобразователь (АЦП) 35, ключи 36. генератор 37 тактовой частоты f>, элемент И 38 и элемент

НЕ 39.

Блок 9 управления в простейшем варианте содержит (фиг. 3) преобразователь 40 кодов, управляемый счетчиком 41 импульсов и двумя RS-триггерами 42, 43, генерагор 44 тактовых импульсов, ключ 45 и коммутирующий элемент 46.

Блок 20 предназначен для контроля достоверности измерительной информации, считываемой с выходов преобразователей . 3, 4, и включает субблоки вычитания 47 и сравнения 48 кодов, элементы постоянной памяти 49, счетный триггер 50 и О-триггер

51.

Формирователь 22 (фиг, 5) имеет две группы 0-триггеров 52, 53, количество которых в каждой группе равно удвоенному числу контролируемых параметров, коммутатор 54, элементы И 55 — 1...55 — N, 56 и элементы ИЛИ 57, 58, При необходимости устройство может иметь 3-ий измерительный канал, построенный аналогично первым двум. При этом блок 20 диагностики будет иметь дополнительные узлы для попарного сравнения измерительной информации всех 3-х каналов, а формирователь 22 —. еще одну группу 0триггеров и, например, элементы мажоритарной свертки выходных сигналов.

Устройство работает Следующим образом.

Предварительно в блоки 10 и 11 памяти вводят данные, относящиеся к пороговым уставкам контролируемых параметров и вычисленные с учетом градуировочных характеристик их датчиков 1-1, 1-П...2-N, Для измерительных средств с частотным выходом это будут коды, эквивалентные числу

ИМПУЛЬСОВ QF(I...N)max И QF(I...N)min Обраэцавой частоты fo, считываемых счетчиками преобразователей 3 (4) за время. равное длительности двух периодов Тх входного сигнала F(1...N)l при достижении соответствующим контролируемым параметром допуСКОВЫХ ЗНаЧЕНИй Р(1...N)max И P(1...N)min

QF(i,,N)max2T(I„N)I=fo то (I ... N) вех

Пороговые уставки для аналоговых датчиков определяют по формулам:

Qu(l" N)max=U(l . N)max

)(з4 ч35 (3) Qu(l...N)mln=U(I...N)min р (34 ч35 (4) 10 где()(1...N)max. U(I...N)min — эл,сигналы, снимаемые с выходов аналоговых датчиков при их нагружении до заданных пороговых значений Рвах и Рвь;

Кз4 — коэффициент усиления блоков 34 нормализации; цз5- коэффициент преобразования аналоговых сигналов в код, характеризующий

15 изменение входного сигнала UI, приходящееся на один дискрет АЦП 35.

Вариант загрузки блоков 10 и 11 для случая, когда два первых контролируемых параметра измеряются датчиками с частотно-импульсным выходом, а последний параметр — аналоговым датчиком, приведен в таблице 1.

В элементы 49 памяти блока 20 записываются коды, например. равные Li, LII...LN, используемые для оценки достоверности измерительной информации, формируемой

30 датчиками 1-1, 1-П...2-N.

Устройство запускается в работу замы- канием коммутирующего элемента 46 блока

9 и далее функционирует циклически. Длительность цикла постоянна и определяется

35 временем заполнения счетчика 21, команды на переключение которого снимаются с последнего выхода блока 9. В начале каждого цикла схемные элементы устройства устанавливаются в исходное состояние. в кото40 ром счетчик 41 и триггеры 42, 43 блока 9 .обнулены, ключи 36 преобразователей З-N, 4-N разомкнуты, а их элементы И 38 открыты, обеспечивая формирование на выходах

АЦП 35 измерительных кодов QuNI и QuNI, 45 пропорциональных по величине текущим значениям параметра PN. Регистры 7 и 8 содержат произвольную информацию, На входы (.S выбора кристаллов блоков 10...13 памяти и блока 20 диагностики поступают

50 сигналы высокого уровня (погические 1), Все выходы 0-триггеров формирователя 22 обнулены и его элементы И 55...56 закрыты. В блоки 12 и 13 памяти записана информация

0 величине контролируемых параметров. полученная нэ предыдущем измерительном цикле (далее обозначена индексом i-1). Нэ выходах Агт -AI счетчика 21 установлен код начального адреса АОЯ,, по которому информационные входы коммутаторов 18, 19 и

1798719 (6) 54 оказываются соединенными с их первы- Цикл обработки измерительной информи выходами, в блоках 10, 11 подготовлены мации, формируемой преобразователями

/ к выводу коды пороговых уставок Qptm» и Q 3-1...4 — N, и выделения при этом полезных

Flmax Кроме того по этому коду выборки в сигналов состоит в следующем. блоке 20 задействована в работу 1-я ячейка 5 По мере заполнения счетчика 41 блока элементов 49 памяти, в которую записано 9 импульсами напряжения, возбуждаемыми число Ь. генератором 44, он считывает содержимое

Контролируемые параметры (угловая преобразователя 40 кодов, которое запрогскорость, давление, обьемный расход жид- раммировано на выдачу серии управляюкости или газа и np) преобразуются датчи- 10 щих команд в последовательности, ками 1 — 1, 1 — П, 2 — 1, 2-П в электрические указанной на диаграмме фиг. 6,б. А именно; сигналы частотно-импульсной формы, по- — первые две команды, формируемые на ступающие на входы блоков 3 — 1, 3 — П, 4 — 1 и выходах 0о и D> преобразователя 40, напри4-П. Последние работают асинхронно по мер, в момент времени tl, через коммутатоотношению друг к другу и другим схемным 15 ры 18 и 19 адресуются на входы опроса элементамсигнализатора. Например,впро- первой пары преобразователей 3-1. 4-1 и извольный момент времени 7) (фиг. б,а), далее на входы разрешения чтения их региключ 29 какого-либо преобразователя нахо- стров 31; дится в верхнем по схеме (фиг. 2,а) положе- — содержимое этих регистров в виде конии и счетчик 27 заполняется импульсами 20 дов Огв и Q гв, характеризующих величину образцовой частоты fo. вырабатываемой ге- 1-го контролируемого параметра в данный нератором 28. При поступлении на вход момент времени, выводится на информаципреобразователя очередного сигнала Fx онные выходы преобразователей 3-1 и 4-1; (момент времени т ) счетный триггер 24, а — в момент времени тр на двух следуюзатем и О-триггер 25 устанавливаются в 25 щих выходах блока 9 возбуждается 2-я пара единичное состояние и посредством ключа управляющих команд, по которым выделен29 подсоединяют выход генератора 28 к вы- ные коды QFII u Q Fll записываются соответчитающему входу счетчика 26. Последний ственно в регистры 7 и 8; начинает работать в режиме вычитания, а — если момент вывода информации иэ счетчик 27 останавливается и его содержи- 30 преобразователей 3-1, 4-1 совпадает с, вво= мое (KQDQti) переписывается в регистр 31. дом новых данных в какой-либо из их региЧерез интервал времени Лт, равный íà- стров 31 (либо в оба регистра), то стройке элемента 32 задержки и достаточ- открывается соответствующий элемент И 33 ный для заполнения регистра 31 новыми и в блоке 9 устанавливается в единичное данными, на его выходе формируется сиг- 35 состояние триггер 42 или 43; нал активно низкого уровня, по которому в — на входе А5 (А6) старшего адресного счетчик 27 переписывается код Q началь- разряда преобразователя 40 появляется ной уставки. хранящийся в памяти элемента сигнал высокого уровня, который является

30. При считывании содержимого счетчика достаточным признаком для формирования

26 до нуля (момент времени тз ) на его вы- 40- дублирующих команд(надиаграммефиг.б,б ходе возбуждается сигнал переноса в виде обозначены пунктирными линиями) с целью логического0,адресуемый на R-входтригге- повторной записи кода Огн или О ги соотра 25 и на свой $-вход, По этой команде ветстенно в регистры 7 или 8;

D-триггер 25 обнуляется. возвращая в ис- -5-я и 6-я команды адресуются на входы ходное состояние ключ 29, а е счетчик 26 45 CS и WR/RD блоков 12, 13 и вход CS,áëoêý переписывается код начальной уставки О,. 20- они предназначены для вывода из ячеек

Далее вновь задействуется в работу счетчик памяти информации о величине 1-го контро27, причем заполнение его содержимого лируемого параметра на предыдущем измеосуществляется нес нуля, а с учетом началь- .рительном цикле (кодов QF}(i-ö, О р (-ц) и ного кода Qo и измерительный цикл повто- 50 кодовой ставки Ь (блок 20); ряется. — блоки 14 и 15 вычисляют приращения

Таким образом, накопление счетчиком этого параметра за интервал времени. рав27 импульсов образцовой частоты fp произ- ный длительности измерительного цикла, и водится в течение двух периодов Т» входно- полученные результаты передают в блок диго сигнала, что учитывается в формулах (1) и 55 агностики . (2) расчета пороговых уставок, причем делается это с весьма высокой точностью. по- Ь |I = QFII — QFI((-1) (5) скольку на время его переключения задействуется в работу второй счетчик 26. Лh- Q гв — О в(-1):

1798719 — блок 20 определяет абсолютную разность вычисленных приращений и сравнивает ее с кодовой уставкой Li: (4i — Лп) > Ь; (7) — если оба измерительных канала исп4 равны, то разность приращений Ь! и Ь! близка нулю и на выходе субблока 48 будет сформирован нулевой сигнал; — при появлении какого-либо дефекта в тракте формирования измерительной информации вышеуказанная разность приращений контролируемого параметра будет заметной и превысит кодовую уставку 4 — в этом случае субблок 48 выдаст единичный сигнал, который по седьмой команде блока

9 (момент времени т4) переписывается в триггер 51, обесточивая его инверсный выход и закрывая тем самым элемент И 56 формирователя 22; 20 — одновременно 7-я управляющая команда поступает на входы CS блоков 10, 11 памяти и считывает на вторые группы входов блокОв 16 и 17 КоДы Qualm® и Q Flmax первой пары пороговых уставок параметра

Р1; — если контролируемый параметр находится в пределах рабочего диапазона (P lmln < РН < P lmax). ТО СОдвржИМОЕ pet MCTpOB

7 и 8 не превышает уставки QFlmln N 0 Flmln 30

НО бОЛЬШЕ КОДОВ QFlmax, 0 Flmax И На ВЫХОдах блоков 16, t7 сравнения будут сформированы едИничные сигналы, транслируемые на информационные входы 0-триггеров 52—

1...53-N формирователя 22; — 8-ю команду блок 9 выдает в схему через интервал времени, достаточный для выполнения операций сравнения кодов блоками 16 и 17, причем она поступает в два адреса — на управляющий вход формирова- 40 теля 22 и суммирующий вход счетчика 21. — в формирователе 22 через открытый элемент И 56 и коммутатор 54 она транслируется на С-входы триггеров 52-1, 53-1, и поскольку на их D-входы в этот момент.45 поступают сигналы высокого уровня, они остаются в единичном состоянии, удержиВ3А закрытым элемент И 55-1; — в том случае, когда блок 20 диагностики выявляет несравнение приращений 50

4 и Ли выше допустимой нормы, приводящее к обнулению инверсного выхода его

0-триггера 51 и закрытию элемента И 56 формирователя 22, команда опроса D-триггеров 52-1, 53-1 на их С-входы не проходит 55 и триггеры остаются в единичном состоянии; — если контролируемый параметр Pi превысит допустимую величину(Ря > Plmax), то за интервал времени, равныйдлительности двух периодов Тх входного сигнала, счетчики 27 преобразователей 3-1, 4-1 не успевают заполниться до уровня кодовых

УСтаВОК QFlmax, Q Flmax И На ВЫХОДаХ бЛОКОВ

16, 17 устанавливаются сигналы низкого уровня в этом случае на 8-ой команде блока

9 D-триггеры 52 — 1, 53-1 переключаются в нулевое состояние. открывая элемент И 55-1 и формируя на первом выходе блока 22 сигнал превышения параметром Р1 верхней пороговой отметки; — при снятии 8-ой управляющей команды (момент времени te) в счетчик 21 записывается первая единица и íà его выходах устанавливается новый код выборки

ADRS+1, по которому задействуются в работу вторые ячейки памяти блоков 10 и 11, а в формирователе 22 информационный вход коммутатора 54 подсоединяется к своему второму выходу; — в момент времени t7 следует повторная команда обращения к блокам памяти 10 и 11 для считывания на йх выходы кодовых

УСтаВОК QFlmln 0 Flmln — блоки 16 и 17 вновь сравнивают пост упившую на их входы кодовую информацию, причем если Pll > Р п, п, то, как было указано выше, QFll < 0Flmln (Q Fll < 0 Ftmln) и на выходах этих блоков устанавливаются нулевые сигналы, не изменяющие состояния Dтриггеров 52-1, 53 — 1 при формирований повторного стробирующего импульса на последнем выходе блока 9 в момент времени t8; — в том случае, когда текущее значение контролируемого параметра становится меньше допустимого уровня (Рв < Р1вь), длительности периодов Тх входного сигнала становятся достаточными для заполнения счетчиков 27 преобразователей 3-1, 4-1 выШЕ урОВНя КОДОВЫХ уСтаВОК QFlmin. 0 Flmln u на выходах блоков 16, 17 сравнения появляются сигналы высокого уровня, считываемые в моменты времени тв в память

0-триггеров 52 — 1, 53-1 — на их выходах устанавливаются единичные сигналы, суммируемые элементом И 55-1 для выдачи результирующей команды отклонения контролируемого параметра ниже допустимой нормы; — кроме того, в момент времени тв на

5-ом выходе блока 9 формируется сигнал активно низкого уровня, адресуемый на входы CS блоков 12, 13 и предназначенный для записи в их ячейки памяти по адресу ADRS содержимого регистров 7, 8, которое в следующем измерительном цикле будет иметь индекс i 1; — в момент времени tg содержимое счетчика 21 вновь увеличивается на 1 и на его выходах устанавливается код выборки

1798719

ADRo+2, который следующим образом видоизменяет состояние схемы сигнализатара: — информационные входы коммутаторов 18 и 19 подключаются к своим вторым выходам; — в блоках 12, 13 подготавливается к выводу информации, касающаяся величины

2-ro контролируемого параметра на предыдущем измерительном цикле, а в блоках

10, 11 — ВЕРХНИХ ПРЕДЕЛЬНЫХ УСтаВОК QFllmax, 0 F1 lmax — из памяти элементов 49 блока 20 выбираются ячейки, содержащие информацию о величине уставки LII. — в формирователе 22 информационный вход коммутатора 54 соединяется со своим третьим выходом.

flo заполнению счетчика 41 блока 9 он возвращается в исходное состояние, а затем вновь считывается содержимое преобразователя 40, формируя при этом вторую серию управляющих команд, поступающих на схемные элементы сигнализатора в той же последовательности, что и первая, По этим командам из преобразователей 3 — П, 4-П в регистры 7, 8 переписываются коды

QFllI, Q ци, соответствующие текущему значению параметра. РП, вычисляется его приращение 4в, All по уравнениям(5) и (6), а затем по величине их разности устанавливается достоверность считанной измерительной информации, Кроме того, блоки 16, 17 контролируют соответствие параметра РП заданным пороговым значениям и полученный при этом результат передают в формирователь 22.

Обработка измерительной информации, касающейся 3-ro и последуюших параметров, производится аналогичным образом, причем при сравнении блоками

16, 17 текущих значений параметра PN c

ПОРОГОВЫМИ УСтаВКаМИ QUNmax, QUNmln СИГнал НОРМА устанавливается при соблюдеНИИ НЕраВЕНСтВ QUNI < QUNmax u QUNI >

>QuNmI>, Чтс УЧИтЫВаЕтСЯ ПОДКЛЮЧЕНИЕМ СОответствующих выходов D-триггеров 52 — N, 53-N и 52 . — N, 53 -Й к входам элементов

ИЛИ 57, 58.

Измерительный цикл заканчивается возбуждением импульса переполнения на последнем выходе счетчика 21, по которому схема устройства приводится в исходное состояние.

Для варианта реализации устройства на базе средств вычислительной техники на фиг. 7 приведена структурная схема алгоритма обработки информационных кодов, формируемых преобразователями 3-1...4—

N, и выделения полезного сигнала, составленного в точном соответствии с вышерассмотренной функциональной схемой сигнализатора. Для каждого контролируемого параметра этот алгоритм предусматривает считывание в оператив5 ную память ЭВМ кодов, например, QFII u

Q FlI, ñ одновременным контролем заполнения регистров 31 новой информацией, вычисление приращений Л и Ли по уравнениям (5), (6), определение их разности для оценки достоверности введенной информации согласно уравнению (7), запоминание кодов Оги, С1 Fll для использования в следующем измерительном цикле и наконец выполнение логических операций сравнения, аналогичным тем, которые реализуют блоки 16, 17.

Таким образом, предлагаемое устройство обеспечивает одновременный контроль допусковых значений нескольких параметров, измеряемых датчиками разной номенклатуры. Вместе с тем упрощена его практическая реализация за счет возможности построения стандартными средствами вычислительной техники и использования однотипного алгоритма для обработки информации, относящейся к одному параметру. К положительным свойствам данного устройства следует отнести его высокую надежность, которая складывается из двух факторов — контролем достоверности всей измерительной информации и возможностью его реализации в многоканальном варианте, Формула изобретения

1. Устройство допускового контроля параметров, содержащее счетчик импульсов, формирователь выходных команд, выходы которого являются выходами устройства, и

40 два измерительных канала, каждый из которых включает последовательно соединенные датчик параметра и преобразователь текущих значений параметра в код, о т л ич а ю щ е е с я тем, что, с целью расширения

45 области применения за счет обеспечения возможности контроля N параметров, в него введены два элемента ИЛИ, два регистра, два коммутатора, блок управления, четыре блока памяти. два блока вычитания, блок

50 диагностики. два блока сравнения и в каждый измерительный канал включены N — 1 датчиков параметров и N-1 преобразователей текущих значений параметра в код, причем выход каждого из N-1 датчиков соединен с входом соответствующего преобразователя текущих значений параметра в код, информационные выходы преобразователей текущих значений параметра в код первого измерительного канала через первый регистр подключены к информацион1798719

11 ным входам третьего блока памяти и к пер.. вым группам входов первого блока вычитания и первого блока сравнения, информационные выходы преобразователей текущих значений параметров в код второго измерительного канала через второй регистр подключены- к информационным входам четвертого блока памяти и к первым группам входов второго блока вычитания и второго блока сравнения, синхронизирующие выходы преобразователей текущих значений параметрое в код первого и второго измерительных каналов через первый и второй элементы ИЛИ подключены к соотпервый и второй входы элемента вычитания кодов соединены с соответствующими входами блока диагностики, адресный вход и вход выбора кристалла блока диагностики соединены с соответствующими входами элемента памяти, выходы элемента вычитания кодов и элемента памяти соединены соответственно с первым и вторым входами элемента сравнения кодов, выход которого подключен к информационному входу 0триггера, синхронизирующий вход которого соединен с выходом счетного триггера, вход которого подключен к синхронизирующему входу блока диагностики.

2.Устройствопоп.1,отличающее- 55 с я тем, что блок диагностики содержит элемент еычитания кодов, элемент сравнения кодов; элемент постоянной памяти, счетный триггер и О-триггер, выход которого является выходом блока диагностики, ветствующим входам блока управления, первый и второй выходы которого через первый и второй коммутаторы подключены к входам опроса и реобразователей-текущих значений параметров в код соответственно первого и второго измерительных каналов, третий и четвертый выходы блока управления соединены с входами разрешения записи первого и второго регистра соответственно, пятый выход блока управления соединен с входами выбора кристалла третьего и четвертого блоков памяти и блока диагностики, шестой выход блока управления соединен с входами разрешения чтения третьего и четвертого блоков памяти, выходы которых подключены к вторым входам первого и второго блоков вычитания соответственно, седьмой выход блока управления соединен с входами выбора кристалла первого и второго блоков памяти и синхронизирующим входом блока диагностики,выход которого подключен к третьему входу формирователя выходных команд, первый и второй входы которого соединены с выходами соответствующих блоков сравнения, восьмой выход блока управления подключен к синхронизирующему входу формирователя выходных команд и счетному входу счетчика импульсов, выходы которого соединены с адресными входами блоков памяти, формирователя выходных команд, коммутаторов и блока диагностики, первый и второй входы которого соединены с выходами соответствующих блоков вычитания, выходы первого и второго блоков па. мяти соединены с вторыми входами первого и второго блоков сравнения соответственно, выход переполнения счетчика импульсов соединен со своим входом установки нуля.

3.Устройство по п.1, отл и ча ю щеес я тем, что формирователь выходных команд содержит две группы иэ 2ND-триггеров, группу элементов И. два элемента ИЛИ, коммутатор и элемент И, первый и второй входы которого соединены соответственно с третьим и синхронизирующим входами формирователя выходных команд, а выходс информационным входом коммутатора, выходы которого соединены с синхронизирующими входами О-триггеров, информационные входы О-триггеров первой и второй групп соединены соответственно с первым и вторым входами формирователя выходных команд, инверсные выходы нечетных триггеров первой и второй групп со- единены соответственно с первым и вторым входами нечетных элементов группы И, прямые выходы четных триггеров первой и второй групп соединены соответственно спереым и вторым входами четных элементов группы И, выходы нечетных элементов. групп И через первый элемент ИЛИ соединены с первым выходом формирователя выходных команд, выходы четных элементов группы И,через второй элемент ИЛИ соединен с вторым выходом формирователя выходных команд, адресный вход которого подключен к соответствующему входу коммутатора, входы установки в."0" D-триггеров подключены к шине "Сброс", 4. Устройство по и. 1 ° отл и чаю щеес я тем. что блок управления содержит последовательно соединенные генератор тактовых импульсов и ключ, коммутирующий элемент, счетчик импульсов, преобразователь кодов, первый и второй триггеры, установочные входы которых соединены с первым и вторым входами блока управления соответственно, входы установки нуля— с шестым выходом преобразователя кодов. а выходы — соответственно с шестым и седьмым входами преобразователя кодов, второй, третий, четвертый и пятый входы которого соединены с соответствующими

1798719

14 выходами счетчика импульсов, выход ключа соединен со счетным входом счетчика импульсов и первым входом преобраэователя кодов, выход коммутирующего элемента подключен к управляющему входу ключа, 5 выход переполнения счетчика импульсов соединен со своим входам обнуления, выходы преобраэователя кодов с первого по восьмой подключены к соответствующим выходам блока управления. 1798719

1798719

1798719

1798719

Фиг 7

Составитель В.нбянов

Техред M.Mîðãåíòàë

Корректор М.Максимишинец

Редактор С,Куркова

Заказ 770 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент". г. Ужгород. ул, Гагарина, 101