Устройство для распределения заданий процессорам

Устройство для распределения заданий процессорам

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, в частности к устройствам для распределения нагрузки в многомашинных и многопроцессорных системах. Целью изобретения является повышение быстродействия .Устройство содержит мультиплексоры 1, .2, 3, счетчики. 5, 6, блок памяти 4, дешифраторы 9, 10, регистр 7, формирователь импульсов 11. В устройстве возмржно, не производя перебора возможных незанятых вычислительных ресурсов при отгсутствии в системе процессоров, способных выполнить данный тип заданий, распределить задание на первую занятую ЭВМ и перейти к распределению запроса от следующего источника. 1 ил.

СОН )3 СОВЕТСКИХ

СО((ИЛЛИСТИЧЕ СКИХ

pE:c(1óüëèê (s()» G 06 F 9/46

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4822214/24 (22) 07,05.90 (46) 28.02.93, Бюл. М 8 (72) О.А.Гудас, Е.Ю.Елынин, В,А.Терсков и

С.В.Чичев (56) Авторское свидетельство СССР

N 1285473, кл. G 06 F 9/46, 1985. (54) УСТРОЙСТВО ДЛЯ РАСПРЕДЕЛЕНИЯ

ЗАДАНИЙ ПРОЦЕССОРАМ (57) Изобретение относится к вычислительной технике, в частности к устройствам для распределения нагрузки в многомашинных

„„5U „„1798783 А1 и многопроцессорных системах. Целью изобретения является повышение быстродействия. Устройство содержит мультиплексоры 1,.2, 3, счетчики.5, 6, блок памяти 4, дешифраторы 9, 10, регистр 7, формирователь импульсов 11. В устройстве возмржно, не производя перебора возможных незанятых вычислительных ресурсов при отсутствии в системе процессоров, способных выполнитьданныйтип заданий, распределить задание на первую занятую ЭВМ и перейти к распределению запроса от следующего источника. 1 ил.

1798783

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам для распределения нагрузки в многомашинных и многопроцессорных системах, Целью изобретения является повышение быстродействия, На чертеже представлена структурная схема устройства.

Устройство содержит два мультиплексора 1, 2, мультиплексор с инверсным выходом 3. блок 4 памяти, два счетчика 5 и 6, регистр 7, генератор 8 импульсов, два дешифратора 9 и 10, формирователь 11 импульсов, выходы 12 подтверждения выбора устройства, которые входы 13 запроса устройства, выходы 14 данных устройства, входы 15 занятости процессора устройства, выходы 16 запроса устройства, причем выходы счетчика 5 подключены к управляющим входам мультиплексора 1 и к информационным входам дешифратора 10, выход генератора 8 импульсов подключен к счетному входу счетчика 6, информационные выходы которого соединены с первыми управляющими входами мультиплексора 2, с информационными входами первого дешифратора и со вторыми входами адреса блока 4 памяти, выходы мультиплексора 1 подключены к выходам 14 данных устройства, к первым входам адреса блока 4 памяти и к первым управляющим входам мульти плексора 3, выход блока 4 памяти подключен ко вторым управляющим входам мультиплексоров 2 и 3, информационные входы которых подключены к выходам регистра 7, выход мультиплексора 2 и инверсный выход мультиплексора 3 подключены к входу формирователя 11 импульсов, выход которого подключен к управляющим входам дешифраторов 9 и 10, к счетному входу счетчика 5 и входу сброса счетчика 6, выходы дешифратора 10 подключены к выходам 12 подтверждения выбора устройства, группа выходов дешифратора 9 подключена к груп. ne выходов 16 запроса устройства и к первой группе информационных входов регистра 7, вторая группа информационных входов которого подключена к группе входов 15 занятости процессора устройства, информационные входы мультиплексора 1 подключены к кодовым входам 13 запроса устройства, Введение мультиплексора с инверсным выходом позволяет повысить производительность и расширить функциональные возможности вычислительной системы эа счет исключения опроса на занятость вычислительных ресурсов и распределения запервого до m-го) на занятость и способность выполнить запрашиваемую функцию (программу). Особенность работы устройства заключается в том, что если все процессоры, 40 способные выполнить запрашиваемую от kro абонента конкретного типа функцию, заняты; то опроса на занятость процессоров и блокировки распределения от .других абонентов не.происходит, задание распределя45 ется в первую занятую ЭВМ, способную выполнить его и переходить к распределению здания от другого абонента, Отображение занятости процессоров осуществляется в регистре 7, в j-м разряде

50 находится "1", если j-й процессор не занят,. в противном случае в этом разряде находится "0". Отображение функциональных возможностей процессоров осуществляется в блоке 4 памяти, ячейка которого 4Ц содер55 жит" 1", если )-й процессор способен выполнить функцию fi, в противном случае в ней находится "0", Рассмотрим более подробно процесс распределения запросов, выставляемых абонентами на соответствующие входы 13.

35 дания на первую занятую ЭВМ, способную выполнить его, при отсутствии в системе свободных процессоров, способных выполнить данный тип заданий, B других технических решениях подобный подход к распределению заданий между процессорами в многопроцессорной вычислительной системе отсутствует, поэтому заявленный объект соответствует критерию "Существенные отличия", Наличие существенных отличий приводит к положительному эффекту, так как исключение любого элемента или связи не позволяет реализовать возможность исключения опроса на занятость вычислительных ресурсов и распределения задания на первую занятую ЭВМ при отсутствии в системе свободных процессоров, способных выполнить данный тип заданий

Устроиство может быть применено для распределения функционально различных запросов при несовпадении функциональных ресурсов ЭВМ. В частности, устройство может быть применено в отказоустойчивых многомашинных вычислительных системах с использованием в вычислительном процессе частично работоспособных состояний

ЭВМ.

Устройство работает следующим образом.

При распределении запросов счетчиком

5 осуществляется циклическое подключение абонентов (источников запроса) к устройству через мультиплексор 1, а счетчиком

6 поочередная проверка процессоров (от

10

20

55

При k-м состоянии счетчика 5 через. мультиплексор 1 к выходу 14 подключается кодовый вход 13k запроса от k-ro абонента.

Код о запрашиваемой функции f. с выхода мультиплексора 1 подается на адресный вход строки блока 4 памяти и на вход мультиплексора 3, на вход адреса столбца блока

4 памяти подается код с выхода счетчика 6, Если процессор, соответствующий содержимому счетчика 6, способен выполнить запрашиваемую функцию, то на выходе блока

4 памяти сформируется сигнал, который поступит на управляющий вход мультиплексора 2, Если в j-м разряде регистра 7 находится

"0", т.е. j-й процессор занят, то сигнала на выходе муль-иплексора 2 нет, Если в J-м разряде регистра 7 — "1", то на выходе мультиплексора 2 сформируется сигнал, поступающий на вход формирователя 11 импульсов, который вырабатывает сигнал, по которому происходит выборка дешифрато-. ров 9 и 10. На j-м выходе дешифратора 9 при атом сформируется сигнал загрузки j-го процессора кодом запрашиваемой функции с выхода 16, à íà k-м выходе 12k дешифратора 10 появляется сигнал подтверждения k-.му абоненту (источнику запроса) о завершения распределения запроса, По сигналу с формирователя 11 импульса осуществляется обнуление счетчика 6 и увеличение на "1" содержимого счетчика 5. При этом к выходу мультиплексора 1 подается информация с . входов 13 от (k+1)-ro абонента.

По сигналу с k-го выхода дешифратора

9 осуществляется также обнуление J-го разряда регистра 7 готовности (запись "1" в зтот разряд происходит по сигналу 16J, вырабатываемому j-м процессором после завершения выполнения им загруженной в него функции).

Если все процессоры, способные выполнить распределяемый запрос от k-го абонента, заняты, то на соответствующем данному типу заданий входе мультиплексора 3 будет "0", а на инверсном выходе: при поступлении импульса с блока 4 памяти на управляющий его вход сформируется сигнал, по фронту которого формирователь 11 импульса сформирует импульс, По этому импульсу происходит выборка дешифраторов 9 и 10. На J-м выходе дешифратора 9 при, этом сформируется сигнал загрузки j-го процессора кодом запрашиваемой функции с выхода 16, по которому также осуществляется обнуление J-.ãî разряда регистра 7 готовности, а на k-м вь ходе (12k) дешифратора

10 появляется сигнал подтвеждения k-му абоненту (источнику запроса) о завершении распределения запроса, По сигналу с формирователя 11 импульса осуществляется обнуление счетчика 6 и увеличение на "1" содержимого счетчика 5. При этом к выходам мультиплексора 1 подается информация со входов 13 от (К+1)-го абонента, То есть произошло распределение запроса от

k-го абонента в первую занятую 3ВМ, способную выполнить его, при отсутствии свободных.

При наличии 10 — 38M. при частоте синхронизирующих импульсов равной 5 МГц (1

= 5 МГц) при полной загрузке системы максимальный выигрыш во времени распределения заявок по вычислительным машинам (процессорам) в предлагаемом устройстве, в сравнении с известным, на порядок, т.е. максимальное время распределения заявки в известном устройстве при отсутствии в системе свободных вычислительных ресурсов равно 2,2 мкс, а в предлагаемом устройстве 0,2 мкс, минимальный выигрыш в два раза (4 и 2 мкс), Формула изобретения

Устройство для распределения заданий процессорам, содержащее два счетчика, регистр, генератор импульсов, два дешифратора, три мультиплексора, блок памяти и формирователь импульсов, причем выходы первого счетчика подключены к управляющим входам первого мультиплексора и к

30 информационным входам первого дешифратора, выход генератора импульсов подключен к счетному входу второго счетчика, информационные выходы которого соединены с первыми управляющими входами

35 второго мул ьтиплексора, с информационными входами второго дешифратора и с входами адреса столбца блока памяти, выходы первого мультиплексора подключены к выходам данных устройства и к входам адреса строки блока памяти, информационные входы второго мультиплексора подключены к выходам регистра, выход формирователя импульсов подключен к управляющему входу первого дешифрэтора, к счетному входу

45 . первого счетчика и к входу сброса второго счетчика, выходы первого дешифратора подключены к выходам подтверждения выбора устройства, группа выходов второго дешифратора подключена к группе выходов

50 запроса устройства и к группе входов сбро са регистра, группа информационных входов которого подключена к группе входов занятости процессоров устройства, информационные входы первого мультиплексора подключены к кодовым входам запроса устройства, о т л и ч а ю щ е е с я тем, что, с. целью .повышения быстродействия, в устройстае информационные входы третьего мультиплексора подключены к соответствующим выходам регистра, инверсный выход третьего

1798783

Составитель А.Гудас

Техред М.Моргентал

Корректор С,Пекарь

Редактор Н,Коляда

Заказ 773 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород. ул,Гагарина, 101 мультиплексора подключен к первому входу формирователя импульсов, адресные входы третьего мультиплексора подключены к выходам первого мультиплексора, а управляющий вход — к выходу блока памяти к второму и управляющему входу второго мультиплексора, выход которого соединен с вторым входом формирователя импульсов,