Устройство для дистанционного программного управления сигнализацией и электропроводными механизмами

Устройство для дистанционного программного управления сигнализацией и электропроводными механизмами

Иллюстрации

Показать все

Реферат

 

Изобретение относится к системам автоматики и может применяться в схемах автоматического управления машинами, механизмами, поточно-транспортными системами и т.д. Изобретение позволит упростить конструкцию устройства и процесс программирования. Для этого в устройство, содержащее входной и выходной блоки, блок оперативной памяти, блок синхронизации , программный блок и генератор импульсов , введен элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с соответствующими связями, а в блок синхронизации введен элемент И, входы которого подключены к генератору импульсов и к инверсному выходу одного из счетных триггеров, а выход синхронизирует процесс записи в ячейки памяти блока оперативной памяти и выходного блока, что позволяет на одном такте производить две операции по записи переменных в управляемый триггер и в перечисленные выше блоки. Введение элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с новыми связями позволяет уменьшить количество логических элементов, участвующих в процессе коммутации и вычислении функций алгебры Буля, и сократить число командных шин, что упрощает конструкцию устройства и процесс программирования, а включение элемента И с новыми связями в блок синхронизации позволяет сократить число тактов для выполнения отдельных операций в процессе реализации программы. 7 ил. со с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з G 05 В 19/08

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР

Ф Ltd:I.:Pr: :.ЦРа (ГОСПАТЕНТ СССР)

ОПИСАНИЕ ИЗОБРЕТЕНИ

К ПАТЕНТУ

6 (21) 4860077/24 (22) 15,08.90 (46) 07.03,93. Бюл, ¹ 9 (71) Научно-и роизводствен ное объединение

"Гидротрубоп ровод" (72) Б.Г.Терехин (73) Б,Г,Терехин (56) Авторское свидетельство СССР

N 1372279,,кл. G 05 В 19/08, 1988.

Авторское свидетельство СССР

N 1635162, кл. G 05 В 19/08, 1989. (54) УСТРОЙСТВО ДЛЯ ДИСТАНЦИОННОГО ПРОГРАММНОГО УПРАВЛЕНИЯ СИГНАЛИЗАЦИЕЙ И ЭЛЕKTPOПРИВОДНЫМИ МЕХАНИЗМАМИ (57) Изобретение относится к системам автоматики и может применяться в схемах автоматического управления машинами, механизмами, поточно-транспортными системами и т,д. Изобретение позволит упростить конструкцию устройства и процесс программирования. Для этого в устройство, содержащее входной и выходной блоки, Изобретение относится к устройствам управления и может применяться в системах автоматизации технологическим оборудованием, Цель изобретения — упрощение конструкции устройства путем сокращения числа логических элементов и количества командных шин, а также повышение быстродействия за счет обеспечения последовательного выполнения двух операций на одном такте.

„„. Ж„„1801223 А3 блок оперативной памяти, блок синхронизации, программный блок и генератор импульсов, введен элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с соответствующими связями, а в блок синхронизации введен элемент И, входы которого подключены к генератору импульсов и к инверсному выходу одного из счетных триггеров, а выход синхронизирует процесс записи в ячейки памяти блока оперативной памяти и выходного блока, что позволяет на одном такте производить две операции по записи переменных в управляемый триггер и в перечисленные выше блоки, Введение элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с новыми связями позволяет уменьшить количество логических элементов, участвующих в процессе коммутации и вычислении функций алгебры Буля, и сократить число командных шин, что упрощает конструкцию устройства и процесс программирования. а включение элемента И с новыми связями в блок синхронизации позволяет сократить число тактов для выполнения отдельных операций в процессе реализации программы. 7 ил.

Предлагаемое устройство поясняется чертежами (фиг. 1-7).

Устройство (фиг.1) состоит из входного блока 1, входы которого подключены к адресным шинам и первичным датчикам (на чертеже не показаны. представлены значениями сигналов Х1...Хл, а выход связан с блоком 2 коммутации (далее обозначенным

БК), содержащим дешифратор 3, связанный входами с командными LUMkBMvl С1...С3, а выходами соответственно с входами перво1801223

ro и второго элементов И 4 и 5, выходы которых через элемент ИЛИ 6 подключены к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7, второй вход которого связан с командной шиной, а выход через третий элемент И 8 связан с управляющим входом триггера 9, информационный вход которого соединен с соответствующей командной шиной, а выход подключен к выходному блоку 10 и блоку 11 оперативной памяти, связанных с выходом блока 12 синхронизации, содержащего первый счетный триггер 13, подключенный прямым выходом к элементу

И 14, а инверсным выходом к первым входам элементов И 15 и И вЂ” НЕ 16, второй вход последнего подключен к выходу элемента И

17, входы которого связаны с прямым выходом второго счетного триггера 18 и с выхо- дом инвертора 19, вход которого является входом блока синхронизации и связан с генератором импульсов 20. Управляет работой всего устройства программный блок 21, связанный со всеми блоками устройства.

Необходимо учесть, что выход вновь введенного элемента И 15 в блоке синхронизации 12 соединен с блоками выходным

10 и оперативной памяти 11 и обеспечивает запись информации в ячейки памяти этих блоков во второй четверти такта, выход элемента 17 обеспечивает запись информации в триггер 9 в третьей четверти такта, что следует из приведенных диаграмм работы блока синхронизации 12 (фиг.6), Это позволяет на одном такте вначале (во второй четверти такта) записывать информацию из триггера 9. в блоки 10 и 11, а затем записывать новую информацию в триггер 9 (в третьей четверти такта). В остальном работа блока синхронизации аналогична его работе в прототипе. Генератор импульсов 20 формирует непрерывную последовательность прямоугольных импульсов, которые поступают на вход блока 12 синхронизации.

С прямого выхода триггера 13 импульсы поступают на вход элемента И 14, который по их совпадению с импульсами генератора 20 импульсов выдает тактовые импульсы, поступающие на вход программного блока 21, который на основе этих тактовых импульсов формирует команды управления, Причем в результате возможного сбоя синхроимпульса относительно тактового импульса элемент И вЂ” НЕ 16 сформирует импульс сброса, который обнулит счетный триггер 18 и положение синхроимпульса восстановится (см. диаграмму на фиг.7), Все счетные триггеры срабатывают по заднему фронту импульсов.

Стрелками, направленными к элементам и блокам, помечены входы всех элементов и блоков.

С1„,С вЂ” командные сигналы, управляющие работой БК2.

Св„.Cj — адресные командные сигналы, определяющие необходимую ячейку памяти в блоках 10, 11 или нужный вход в блоке 1, Входной блок 1 известной конструкции дан на фиг,2, Он состоит из элементов согласования 22, на входы которых поступают двоичные сигналы от дискретных датчиков, а с выхода снимаются унифицированные сигналы, соответствующие логическим сигналам "0" и "1", элементов считывания 23, в качестве которых можно использовать двухвходовые элементы И, элемента ИЛИ 24, управляемого элементами считывания 24, и дешифратор 25, управляющего элементами

24 по адресным командам из программного блока 21.

Выходной блок 10 (фиг,3) состоит из элементов И 26, стандартных ячеек памяти (триггеров) 27, куда заносится информация из БК 2 и соответствующих усилителей 28, передающих логические сигналы из ячеек памяти на электроприводные механизмы или световую индикацию, по адресным командам из программного блока 21 и БК 2, поступающих на дешифратор 29.

B качестве примера на фиг,4 изображена функциональная схема программного блока 21 известной конструкции.

Программный блок 21 состоит из стандартных элементов: счетчика импульсов 30, дешифратора 31, распределяющего импульсы во времени и по направлению, диодной матрицы с горизонтальными и командными шинами, диодов и инверторов (на чертеже . не показаны) или, как в примере, стандартных ППЗУ и ПЗУ 32, выполненных, например, на микросхемах серии 155РЕ3, К573РФ1 и т,д„в которых записана программа работы всего устройства.

Блок оперативной памяти 11, который . состоит из ячеек памяти, элементов записи и считывания и в качестве которого могут быть использованы стандартные ОЗУ (оперативные запоминающие устройства) или, как в примере, приведенном на фиг.5, блок оперативной памяти содержит элементы 33 обращения к ячейкам памяти, в качестве которых могут быть использованы элементы

И, ячейки памяти 34, элементы считывания

35, в качестве которых могут быть использованы элементы И, элемент ИЛИ 36, и первый и второй дешифраторы 37. По командам, поступающим из БК 2 и программного блока

21 первый дешифратор 37, через соответствующий элемент 33 заносит в соответствующую ячейку памяти 34 информацию, поступающую из БК 2, а второй дешифратор

37 по командам из БК 2 и программного

1801223

10

25

40

50

55 блока 21 считывает информацию через элемент считывания 35 из соответствующей ячейки 34, которая через элемент ИЛИ 36 поступает на вход БК 2.

В качестве триггера 9 можно использовать стандартный двухтактный О-триггер, например, типа К176ТМ2, при этом на тактовый вход С подается сигнал с выхода элемента И 7, à íà D-вход — информационный сигнал С5 из программного блока. Перед работой триггер устанавливается в исходное, например единичное, состояние путем подачи сигнала на установочный вход.

Принцип действия предлагаемого устройства рассмотрим на примере работы электропривода в зависимости от результата вычисления логической функции Х1 Х2х х(Хз + Х4), причем значения Х1, Хг и Хз поступают от датчиков, а значение Х4 предварительно записано в блок оперативной памяти 11.

Перед началом работы триггер 9 устанавливается в исходное единичное состояние, т,е. на его выходе присутствует логическая единица.

Будем считать, что при сочетании команд С1, Cz, Сз соответственно 100 активизируется первый верхний выход дешифратора 3, и ри 010 — второй выход, и ри

110 — третий выход, а при. 001 — четвертый нижний выходдешифратора 3, Оговоримся, что запись значения С5 происходит в триггер 9, когда на его управляющем входе находится логическая единица, На первом такте необходимо подать из программного блока команды C> = 1, Cz = О, Сз=О, C4=1, Сь=О и путем адресных команд

С5„,С1 найти значение Х1 в блоке 1 и подать его на верхний вход элемента И4. При этом значение Х1 под действием команд С1 = 1, C2 = О, C3 = О, С4 = 1 инвертируется и поступит через элементы 4, 6, 7 и 8 в третьей четверти первого такта на управляющий (тактовый) вход триггера 9. При этом, если Х

= 1, то триггер 9 останется в прежнем состоянии, а если Х = О, то триггер 9 перейдет в нулевое состояние. На втором такте аналогично под действием тех же команд С1...С5 значение Xz, при соответствующих информационных командах Сг,...C поступит на тактовый вход триггера 9 и также при Xz = 1 состояние триггера 9 останется в предыдущем состоянии, а если Х2 = О, то предыдущее, например, единичное состояние триггера 9 перейдет в нулевое состояние, а если триггер 9 был в нулевом состоянии, то он также в этом состоянии и останется, Переход состояния триггера 9 всегда происходит в третьей четверти такта, На третьем такте под действием команд C> = 1, С2 = 1, Сз = О, С4 = 1, Cs = 0 во второй четверти третьего такта значение выхода триггера 9 запишется в блок оперативной памяти, т.к. активизируется третья шина дешифратора

Запись произойдет в ячейку памяти с адресом, определяемым значением команд

Са...С, В третьей четверти третьего такта произойдет под действием команды С4 = 1 запись нулевого значения информации С5 в триггер 9. На четвертом такте под действием команд С1 = 1, Cz = 0, Сз = О, С4 = 0; С5 =

1 и соответственно значений Сю„,C> входной сигнал Хз в третьей четверти четвертого такта появится на управляющем входе триггера

9 и, если Хз = О, то состояние триггера 9 не изменится, а если Хз = 1, то триггер 9 перейдет в единичное состояние, На пятом такте под действием команд

С1=0, Ca= 1, Сз=О, С4= 1, Ca= 1 активизируется вторая шина дешифратора 3 и значение Х4, определяемое адресом Ce„,С> и значением С4 = 1 из блока 11, через элементы 5, 6, 7 и 8 в третьей четверти такта появится на управляющем входе триггера 9, Если Х4 = О, то произойдет установка триггера 9 в единичное состояние.

Если Х4 = 1, то состояние триггера 9 останется прежним.

На шестом такте при значениях командных сигналов С1 = О. Cz = 1, Сз = О, С4 = 1, С5 = О значение результата вычисления функций Х1 Х2 ранее записанное в блок оперативной памяти 11 через элементы 5, 6, 7 и 8 подается на тактовый вход триггера 9 и, если X> . Хг = 1, то значение сигнала на выходе триггера 9 не меняется, т.к. на его тактовом входе имеется нулевой сигнал, а если Х1 Х2 = О, то триггер 9 переключается в нулевое состояние.

Поэтому если при Х1 Хг = 1 значение г, функции, вычисленной на предыдущих тактах, т.е. Хз + Х4 = 1, то значение сигнала на выходе триггера 9 равно 1. если Хз + Х4 = О, то на выходе триггера 9 имеется нулевой сигнал, На седьмом такте выходное значение триггера 9, т.е. результат вычисления функции X> ° Х2 (Хз + X4) записывается в выходной блок по командам C> = О, Cz = О, Сз = 1. При этом активизируется нижний выход дешифратора блока 10 значение логического сигнала с выхода триггера 9.

Ячейка памяти соответствует адресу, код которого определяется адресными командами Сб...C>.

Как следует из приведенного примера, если обозначить через Т значение сигнала на выходе элемента 8 и на тактовом входе триггера 9. а через Y значение на выходе

1801223 триггера 9, то работа триггера 9 на любом такте, обозначенном через t, можно описать выражением;

Yt= Cgt Tt+Tt Y(t-1), где Т вЂ” наличие на такте (в третьей его четверти) импульса, разрешающего запись значения С в триггер 9;

Т вЂ” отсутствие импульса разрешения 10 записи на такте;

Cst — значение сигнала на информационном входе триггера 9 на такте, Y< — значение сигнала на выходе триггера 9 по окончании такта; 15

Y(<-i) — значение сигнала на выходе триггера 9 по окончании предыдущего такта относительно такта t, т,е, по окончанию (t — 1)-го такта.

В приведенном примере показано, каким образом с помощью элементов 3 — 9 по командам С ;..С можно находить значения логического произведения (Х .X2), логической суммы (Хз + Х4) и инверсии (X4) пере- 25 менных, находящиеся в блоках 1 и 11, а при помощи информационных сигналов Се...C1 можно на разных тактах отыскивать адреса любых переменных во входном блоке 1, в блоке оперативной памяти 11 и в выходном 30 блоке 10, Таким образом, в предлагаемом устройстве по тактам можно реализовать функционально полный набор булевых функций, что позволяет вычислять последовательно по тактам любую функцию алгебры 35 логики, представленную в последовательно-параллельной форме, Как уже отмечалось выше, возможность на одном такте одновременно сначала (во второй четверти) записать значение результатов промежу- 40 точных вычислений в блок оперативной памяти или выходной блок, а затем в третьей четверти того же такта проводить операцию в триггере 9, позволяет сократить количество тактов при реализации той или иной фун- 45 кции.

Технико-экономический эффект от применения предложенного решения состоит в упрощении разработки и эксплуатации устройства за счетупрощения его конструкции, 50 а также в упрощении процесса программирования за счет сокращения числа командных шин, Например, в прототипе 9 командных шин, 40 элементов и блоков, а в предложенном решении соответственно 5 и 55

21, Формула изобретения

Устройство для дистанционного программного управления сигнализацией и электроприводными механизмами, содержащее входной и выходной блоки, блок оперативной памяти, генератор импульсов, программный блок, блок коммутации, содержащий управляемый триггер, три элемента И и элемент ИЛИ, трехвходовый дешифратор, соединенный входами с группой входов задания блока, первый и второй выходы дешифратора соединены соответственно с первыми входами первого и второго элементов И, вторые входы которых подключены к первому и второму информационным входам блока коммутации, а выходы соединены с входами элемента ИЛИ, а также блок синхронизации, состоящий из первого и второго счетных триггеров, двух элементов И, элемента И вЂ” НЕ, инвертора, причем входы инвертора, первого элемента

И и первого счетного триггера соединены с выходом генератора импульсов, а выход инвертора — с входом второго счетного триггера, прямые выходы первого и второго счетных триггеров соединены с первыми входами соответственно первого и второго элементов И, выход второго элемента И соединен с первым входом элемента И вЂ” НЕ, второй вход которого подключен к инверсному выходу первого счетного триггера, а выход — к входу сброса второго счетного триггера, выход первого элемента И соединен с первым выходом блока, при этом первый информационный вход блока коммутации соединен с выходом входного блока, первая группа информационных входов которого соединена с первой группой входов устройства, вторая группа информационных входов — с второй группой входов . устройства, второй информационный вход— с третьим выходом блока синхронизации, а выход — с первыми информационными входами выходного блока и блока оперативной памяти, вторые информационные входы которых подключены к второму выходу блока . синхронизации, первый выход которого подключен к счетному входу программного блока, первая группа выходов задания которого соединена с группами входов задания входного, выходного блоков и блока оперативной памяти, вторая группа выходов задания программного блока подключена к соответствующим входам задания блока коммутации, о т л и ч а ю щ е е с я тем, что, с целью упрощения конструкции устройства, повышения его быстродействия, в блок коммутации введен элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы которого соединены с первым входом задания блока и с выходом элемента ИЛИ соответственно, а выход — с первым входом третьего элемента И, выход которого соединен с управляющим входом управляемого триггера, 1О

1801223

A Xn информационный вход которого соединен с вторым входом задания блока, второй вход третьего элемента И соединен с третьим информационным входом блока коммутации, а в блок синхронизации введен третий элемент И, первый и второй входы которого подключены соответственно к выходу генератора импульсов и к инверсному выходу второго счетного триггера, а выход— к второму выходу блока синхронизации, вы5 ход второго элемента И соединен с третьим выходом блока.

1801223

1801223

ЯС

1801223

gpggpP рР (РАРМ

>wnxrtdc"РФ

iр.. -.Р " Ли m ЫиРУ

8 фаМ и у Й . 1

ЯылРяйФЗЖ3Ю

/4 и лрм У

hauA г Ф яю Л

Ф7Р Л Ф 41Ф &ЖЕ .у к;ч. + зу

743ir7 асям 3 r

Редактор

Заказ 1190 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент". г. Ужгород, ул. Гагарина, 101

Рва ж яжлд

ЛаОЗМ аж 7

7"рФ z- f

73йтт

7<

Составитель Б.Терехин

Техред M.Ìîðãåíòàë Корректор Л.Пилипенко