Устройство коммутации

Устройство коммутации

Иллюстрации

Показать все

Реферат

 

Цель: повышение надежности. Сущность изобретения; устройство коммутации содержит: NJog2N-BxoflOBbix сдвиговых регистров (1), N выходов сдвиговых регистров (2), NN-входовых мультиплексоров (3), N выходов устройств коммутации (4), 1 вход загрузки адреса (5), ИодгМ-входовой дешифратор (6), N выходов дешифратора (7), 1 N-входовой регистр, реализованный на триггерах со счетными входами (8). N выходов регистра, реализованного на триггерах со счетными входами (9), 1 группу из N двухвходовых элементов И (10), N входов устройства , коммутации (11), 2 блока свертки по модулю два (12, 14), 1 выход блока свертки по модулю два (13), 1 инвертор (15), 1 выход инвертора (16). 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s Н 03 К 17/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР

{ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4935320/21 (22) 12.05,91 (46) 15.03.93, Бюл. М 10 (71) Киевский политехнический институт им.

50-летия Великой Октябрьской социалистической революции (72) А.М.Романкевич, B.Н.Валуйский и

В.Е.Белявский (56) Авторское свидетельство СССР

М 1274143, кл, Н 03 К 17/00, 1986.

Заявка Японии М 60-51140. кл. G 06 F

11/20, 1985. (54) УСТРОЙСТВО КОММУТАЦИИ (57) Цель; повышение надежности. Сущность изобретения: устройство коммутации

„„Я2„„1802404 А1 содержит: NlogzN-входовых сдвиговых ре- гистров (1), N выходов сдвиговых регистров (2), NN-входовых мультиплексоров (3), N выходов устройств коммутации (4), 1 вход загрузки адреса (5), 1logzN-входовой дешифратор (6), N выходов дешифратора (7), 1 N-входовой регистр, реализованный на триггерах со счетными входами (8), N выходов регистра, реализованного на триггерах со счетными входами (9), 1 группу из N двухвходовых элементов И (10), N входов устройства. коммутации (11), 2 блока свертки по модулю два (12, 14), 1 выход блока свертки по модулю два (13), 1 инвертор (15), 1 выход инвертора (16). 1 ил, 1802404

Изобретение относится к области автоматики и вычислительной техники и может быть эффективно использовано при организации коммутации блоков вычислительной системы.

Целью изобрегения является повышение надежности схемы коммутации структурных блоков вычислительной системы.

На чертеже представлена структура предлагаемого устройства коммутации.

Устройство коммутации содержит группу из NI092N-входовых сдвиговых регистров 1, выход 2 каждого (кроме последнего) из которых подключен на вход последующего. при этом выход каждого i сдвигового регистра заведен на вход выборки адреса

I-го мультиплексора 3 (l=1,N), выходы 4 которых являются выходами схемы устройства коммутации. Кроме того, вход 5 первого, сдвигового регистра является входом загрузки адреса (шиной адреса) и входом дешифратора 6, выходы .7 которого скоммутированы со входами N-входового регистра, реализованного на триггерах со счетными входами 8, i-й выход 9 которого связан с первым входом 1-ro двухвходового элемента И 10, а второй вход i-го элемента

И подключен к 1-ой информационной шине

11 устройства коммутации (I=1,N), при этом выход каждого элемента И является входом блока 1 свертки по модулю два 12, выход которой 13 является первым сигналом ошибки схемы устройства коммутации, причем выходы устройства коммутации заведены на входы блока 2 свертки по модулю два

14, выход которого подключен к инвертору

15, при этом выход инвертора 16 является вторым сигналом ошибки устройства коммутации.

Рассмотрим работу устройства коммутации в системном режиме. На вход 5 последовательно поступают адреса настройки мультиплексоров 3, которые за N тактов сдвига заносятся во все сдвиговые регистры

1, В течение каждого такта с помощью дешифратора 6 и регистра, реализованного на триггерах со счетными входами 8 происходитформирование признака изменения четности относительно числа повторения каждого адреса, заносимого в сдвигов ые регистры. После окончания N-го такта сдвига на информационные входы каждого I-го (i=1,N) мультиплексора 3 поступает входная информация по шине 11, которая в зависимости от кода адреса, подаваемого на адресный вход с I-го сдвигового регистра коммутируется на выходы схемы коммутации 4. При этом сигнал, поступающий на любой входустройства коммутации 11 будет участвовать в формировании сигнала на выходе блока 1 свертки по модулю два 13 один раз, если он проходит через нечетное число мультиплексоров 3 (и не проходит на блок

12, если через четное число раз). Таким образом, группа из N элементов И формирует вектор, четность которого соответствует четности выходного вектора устройства коммутации при различных информационных потоках адресов и данных. Блоки 1 и 2 свертки по модулю два (12 и 14) являются формирователями сигналов ошибки устройства коммутации (сигналы 13 и 16), При нормальной работе устройства коммутации на выходах 13 и 16 формируются взаимнопро15 тивоположные сигналы О, 1 либо 1, О, что обеспечивается с помощью инвертора 15.

Случай, когда на выходах 13 и 16 имеет место равенство сигналов является признаком ошибки в схеме коммутации (см. стр. 31620 317 в книге К,Г.Самофалов, А.М.Романкевич, В,Н,Валуйский, Ю.С.Каневский, М,М.Пиневич "Прикладная теория цифровых автоматов". К.; Выща школа, 1987), Таким образом, технико-экономическая эффективность заявляемой схемы коммутации по сравнению с прототипом определяется повышенной надежностью за счет обнаружения ошибок нечетной кратности.

С наибольшей эффективностью можно

30 использовать заявляемую схему коммутации для организации взаимодействия различных блоков вычислительных систем, ©ормула изобретения

Устройство коммутации, содержащее ,35 группу соединенных последовательно сдвиговых регистров, вход первого из которых соединен с шиной адреса, и rpynny мультиплексоров, выходы которых являются выходами устройства коммутации, о.т л и ч а ю40 щ е е с я тем, что, с целью повышения надежности работы, введены одфМ-входовой дешифратор (Й вЂ” число входов устройства коммутации), входы которого подключены к шине адреса, при этом выходы дешифратора соединены с входами Й-входового регистра, выполненного на триггерах со счетными входами, i-й выход которого соединен с первым входом I-го двухвходового элемента И (i=1,N), а второй вход i-го эле50 мента И подключен к I-й информационной шине устройства коммутации, к которой подключены также соответствующие входы мультиплексоров, адресный вход каждого из которых соединен с выходом соответствующего сдвигового регистра, при этом выход каждого элемента И соединен с входом первого блока свертки по модулю два, а выходы устройства коммутации подключены к входам второго блока "свертки" по модулю два, выход которого соединен с входом

1802404

Составитель Л.Скобелева

Техред М.Моргентал Корректор Т.Палий

Редактор

Заказ 851 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101 инвертора, при этом выход первого блока свертки по модулю два и выход инвертора являются соответственно выходными шинами первого и второго сигналов ошибки,