Устройство тактовой синхронизации

Устройство тактовой синхронизации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязи и может быть использовано в приемнике системы связи, предназначенной для передачи дискретной информации по. каналам связи. Цель изобретения -уменьшение времени вхождения в синхронизм при сохрахе

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕ СКИХ

РЕСПУБЛИК (я)5. Н 04 1 7/02

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ЯЯФ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4808602/09 (22) 02.04.91 . (46) 07.04.93. Бюл. Р» 13 (71) Ленинградский электротехнический институт связи им.проф.М,А. Бонч-Бруевича

P2) Д.A.Êîïûëîâ (56) Авторское свидетельство СССР

М 1256224, кл, Н 04 (7/02, 1986, Ы, 1807578 А1

2 (54) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ (57) Изобретение относится к электросвязи и может быть использовано в приемнике системы связи, предназначенной для передачи дискретной информации по. каналам связи. Цель изобретения — уменьшение времени вхождения в синхронизм при сохра>е1807578 тройства

20

30 нии точности и помехоустойчивости синхронизации в условиях несимметричного входного сигнала. Устройство тактовой синхронизации содержит первый и второй блоки выделения 1 и 2 синхронизации, генератор 3 импульсов, первый и второй блоки фазирования 4 и 5, дешифратор 6 и инвертор 7, причем в состав дешифратора 6 входят сумматор 8, блок вычисления 9 модуля разности 9, первый и второй пороговые блоки 10 и 11 и элемент исключающее ИЛИ 12, В устройстве в случае несимметричного входного сигнала происходит разделение синхроинформации на опережающую и заИзобретение относится к электросвязи и может быть использовано в приемнике системы передачи дискретной информации по каналам связи.

Целью изобретения является уменьше."ние времени вхождения в синхронизм при

"сохранении точности и помехоустойчивости синхронизации в условиях несимметричного входного сигнала.

На фиг, 1 приведена структурная схема устройства; на фиг. 2 — временные диаграммы его работы, Устройство тактовой синхронизации содержит(см.фиг.1) первый 1 и второй 2 блоки выделения синхроинформации (БВСИ), генератор 3 импульсов; первый 4 и второй 5 блоки фазирования (БФ), дешифратор 6 и инвертор 7. Дешифратор 6 содержит сумматор 8, блок 9 вычисления модуля разности, первое 10 и второе 11 пороговъ1е устройства и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 12, Вход устройства тактовой синхронизацйи является входами первого БВСИ 1 и инвертора 7. Выход инвертора 7 соединен

" со входом второго БВСИ 2, Выход генератора 3 импульсов соединен с первыми входами первого и второго БФ 4 и 5, Выходы первого 1 и второго 2 БВСИ подключены ко вторым входам первого 4 и второго 5 БФ, собтветственно, Выходы первого 4 и второго 5 БФ подключены. к первому и второму входам дешифратора 6, соответственно, Первый и второй входы дешифратора 6 являются; соответственно, первыми и вторыми входами сумматора 8 и блока 9 вычисления модуля разности. Выходы сумматора 8 и блока 9 вычисления модуля разности Соединены со входами первого 10 и второго 11 пороговых устройств. соответственно. Выходы первого и второго пороговых устройств 10, 11 соединены с соответствуюпаздывающую в первом и втором блоках выделения 1 и 2 по разным фронтам входного сигнала, э дешифратор 6 формирует выходные импульсы, положительные фронты которых соответствуют по времени середине между положительными фронтами опережающих и зэпаздывающих тактовых импульсов, а отрицательные фронты - середине между отрицательными фронтами опережающих и запаздывэющих. тактовых импульсов, что обеспечйвает исключение вспомогательного инерционного процесса автоподстройки. 2 ил. щими входами элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 12, Выход элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 12 является выходом дешифратора 6, Выход дешифратора 6 является выходом усУстройство тактовой синхронизации работает следующим образом. На вход устройства подается двоичный цифровой сигнал с выхода демодулятора. Неидеальность работы демодулятора может привести к тому, что входной сигнал окажется несимметричным. Пример несимметричного входного сигнала при наличии в нем преобладаний единицы представлен на фиг, 2а. Положительные фронты такого сигнала смещены влево, а отрицательные— вправо относительно их идеального положения. При преобладаниях нуля. положительные фронты входного сигнала смещены вправо, а отрицательные — влево, Каждый из

БВСИ 1, 2 вырабатывает короткий положительный синхроимпульс при приходе на его вход положительного фронта сигнала. При этом, синхроимпульсы на выходе первого БВСИ 1 (см.фиг. 2б) соответствуют по времени положительным фронтам входного сигнала устройства, а на выходе второго БВСИ 2 (см.фиг. 2в) .— отрицательным фронтам того же сигнала, в связи с наличием инвертора 7, При несимметричном входном сигнале с преобладаниями единицы на выходе первого БВСИ 1 формируются опережающие синхроимпульсы, а на выходе второго БВСИ 2— запаздывающие синхроимпульсы, В случае входного сигнала с преобладаниями нуля на выходе первого БВСИ 1 формируются запаздывающие, а на выходе второго БВСИ 2— опережающие синхроимпульсы, При отсут40 ствии преобладаний фронты входного сигнала не смещены относительно их

1807578 идеального положения, а на выходах обоих устройство10формируетлогическийсигнал

БВСИ 1, 2 поочередно формируются синх- (см,фиг, 2ж), равный единице, когда сигнал роимпульсы, соответствующие по времени на его входе превышает середину диапазойачалам истинных тактовых интервалов. на возможных значений (1), или равный

Генератор 3 импульсов вырабатывает 5 нулю в противном случае. Все положительпоследовательность импульсов с частотой, ные фронты этого логического сигнала соотв несколько раз большей частоты тактовых ветствуют началам и серединам истинных импульсов, причем это число раз определя- тактовых интервалов, т.е. положительным и ется коэффициентом деления делителей ча- отрицательным фронтам того тактового сигстоты, входящих в состав БФ 4 и 5. БФ 4 и 10 нала, который требуется получить на выходе

5 представляет собой кольца фазовой авто- дешифратора 6 (см.фиг.2к). Отрицательные подстройки с косвенным дискретным уп- же фронты сигнала на выходе первого порОравлением. Опорный сигнал, к которому гового устройства 10 соответствуют моменведется подстройка, подается на вторые там переполнения разрядной сетки входы БФ 4 и 5, Выходные сигналы БФ 4 и 15 сигналов на входе сумматора 8, На выходе

5представляютсобойпараллельныецифро- блока 9 вычисления модуля разности форвые коды, которые образуются на триггерах мируется цифровой параллельный код, соделителей частоты, входящих в состав БФ 4 ответствующий модулю разности кодов на и 5, Если эти делители частоты считают им- входах дешифратора 6. Область возможных пульсы в положительном направлении, то 20 значений кодов на.выходе блока 9 вычислецифровой параллельный код.на выходах БФ ния модуля разности в условных единицах:

4 и 5 все время возрастает, за исключением от 0 до 1. Выходной сигнал блока 9 вычислемоментов переполнения счетчиков, один ния модуля разности условно представлен раз в тактовый интервал. Выходные сигна- на фиг, 2з, При постоянном временном лы БФ 4 и 5 в установившемся режиме ус- 25 сдвиге между тактовыми сигналами на фиг.. ловно представлены на фиг, 2г, д в виде 2г,. д, равном а Т, где Т вЂ” длительность аналоговых пилообразных сигналов, изме- тактового интервала, 0 а < 0,5, сигнал на няющихся, в условных единицах, от 0 до 1. выходе блока 9 вычисления модуля разноНа фиг. 2г представлен опережающий так- сти представляет собой прямоугольные

TQBblA сигнал, соответствующий опережаю- импульсы с периодом следования Т, длищим синхроимпульсам на фиг, 2б, а на фиг. 30 тельностью а Т, минимальным уровнем

2д — запаздывающий тактовый сигнал, соот- а, максимальным уровнем 1 — и в условных ветствующий запаздывающим синхроим- единицах,.Второе пороговое устройство 11 пульсам на фиг. 2в, Каждый из тактовых формирует логический сигнал (см,фиг. 2и), сигналов, в зависимости от знака преобла- равный единице, когда сигнал на его входе даний, может образовываться как на выходе 35 превышает середину возможных значений первого.4, так и на выходе второго 5 БФ. {0,5), или равный нулю в противном случае.

Дешифратор 6 служит для получения на, Все фронты сигнала на выходе второго повыходеустройстватактовойсинхронизации рогового устройства 11 соответствуют мотактовых импульсов (см.фиг. 2к). отрица- ментам переполнения разрядной сетки тельные фронты которых указывают начало 40 входных сигналов дешифратора 6: положиистинных тактовых интервалов, а положи- тельные — для опережающего, а отрицательтельные фронты — их середину, На выходе ные —. для запаздывающего тактовых сумматора 8 формируется цифровой парал- сигналов, При этом, если расстояние между лельный код, соответствующий сумме кодов окружающими данный момент времени мона его входах, Выходной сигнал сумматора 45 ментами переполнения меньше 0,5 Т, то на представлен условно на фиг. 2е, Если выходе второго порогового устройства 11 входные сигналы сумматора 8 меняются, в формируется логическая единица, а в осусловных единицах, от 0 до 1, то область тальное время — логический ноль. На выходе возможных значений выходного сигнала элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12 формисумматора 8- от 0 до 2 в тех же единицах. 50 руется логический сигнал (см;фиг. 2к), предри этом независимо от величины относи- ставляющий собой сигнал тактовых тельного сдвига между входными сигнала-. импульсов меандровойформы, положительми сумматора 8, его выходной сигнал ные фронты указывают середину тактовых переходит средний уровень (1) либо в мо- интервалов, а отрицательные — их начало. менты переполнения разрядной сетки одно- 55 Поскольку выходные сигналы сумматора 8 и го из сигналов на входах сумматора 8, либо блока 9 вычисления модуля разности не зав середине между моментами переполне- висят от перемены мест их входных сигнания этих двух сигналов, Первое пороговое лов, то и выходной сигнал дешифратора 6 на

1807578 зависит от того, на какой его вход поступает опережающий, а на какой — запаздывающий тактовый сигнал. Если входные сигналы дешифратора 6 совпадают, т,е. среди них нет опережающих и запаздывающих, и их можно условно представить, как они показаны на фиг. 2л, то выходной сигнал сумматора 8 представляется как удвоенный пилообразный сигнал (см.фиг, 2м), а выходной сигнал первого порогового устройства 10 соответствует изображенному на фиг. 2к, В этом случае код на выходе блока 9 вычисления модуля разности равен О, выходной сигнал второго порогового устройства 11 — логический ноль, а выходной сигнал дешифратора

6 соответствует логическому сигналу на выходе первого порогового устройства 10 (см.фиг.2к), Таким образом, независимо от того, имеются или нет преобладания во входном сигнале, а также независимо от знака преобладания, выходной сигнал устройства тактовой синхронизации в установившемся режиме (см.фиг. 2к) стремится занять среднее положение между тактовыми сигналами, соответствующими положительным и отрицательным фронтам входного сигнала.

Формула изобретения

Устройство тактовой синхронизации, содержащее первый блок выделения синхроинформации и генератор импульсов, выход которого соединен с первыми входами первого и второго блоков фазирования, вы ходы которых соединены соответственна с.

5 первым и вторым входами дешифратора, о тл и ч а ю щ е е с я тем, что, с целью уменьшения времени вхождения в синхронизм при сохранении точности и помехоустойчивости синхронизации в условиях несим10 метричного входного сигнала, введены последовательно соединенные инвертор и второй блок выделения синхроинформации, а дешифратор выполнен в виде последовательно соединенных сумматора, 15 первого порогового блока и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, другой вход которого соединен через второй пороговый блок с выходом блока вычисления модуля разности, первый и второй входы которого сое20 динены с соответствующими входами сумматора и являются соответственно первым и вторым входами дешифратора, выходом которого является выход элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, при этом вход ин25 вертора соединен с входом первого блока выделения синхроинформации, выход которого и выход второго блока выделения синхроинформации соединены соответственно с вторыми входами первого и второго бло30 ков фазирования,