Устройство для передачи и приема дискретной информации

Устройство для передачи и приема дискретной информации

Иллюстрации

Показать все

Реферат

 

Использование: в радиотехнике и вычислительной технике, в системах передачи дискретной информации различного .назначения; Сущность изобретения: устройство содержит на передающей стороне последовательный регистр, первый, второй, третий элементы запрета, генератор импульсов, первый, третий, четвертый, пятый, шестой элементы .задержки, первый, второй, третий двоичные счетчики, дешифратор, второй, третий элемент НЕ, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой , девятый, десятый элементы ИЛИ, первый , второй, третий; четвертый, пятый. шестой и седьмой элементы И, триггер, восьмой и девятый элементы И, первый, второй , третий, четвертый, пятый, шестой, седьмой и восьмой блоки дифференцирования , первый, второй, третий, четвертый, пятый , шестой, седьмой восьмой детекторы импульсов, сумматор, преобразователь уровня, на приемной стороне - первый и второй детекторы уровня, выделитель тактовой частоты, преобразователь уровня, первый , второй, третий элементы задержки, первый, второй, третий элементы НЕ. первый элемент ИЛИ, умножитель частоты, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой элементы И, шифратор-, последовательный регистр. Устройство обеспечивает трехкратное сжатие полосы частот передаваемого сигнала путем преобразования двоичных сигналов в 8-ми позиционные, что достигается в результате трехкратного увеличения длительности формируемых импульсов и уменьшения частоты их следования. 4 ил., 2 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

f F СПУБЛИК (51)5 k 04 (25/40

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) 33Я6 ю* а Вьр;с4й

Q" ае а- а кА

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

0 (21) 4876698/09 (22) 22.10,90 (46) 07.04.93. Бюл. Иг 13 (71) Институт технической кибернетики

АН БССР (72) Г.Я.Панченко и Н,А.Довнар . (56) Авторское свидетельство СССР

N 1646068,,кл,,Н 04 L25/40,,1988. (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ (57) Использование: в радиотехнике и вычислительной технике, в системах передачи дискретной информации различного назначения; Сущность изобретения: устройство содержит на передающей стороне последовательный регистр, первый, второй, третий элементы запрета, генератор импульсов, первый, третий, четвертый, пятый, шестой элементы задержки, первый, второй, третий двоичные счетчики, дешифратор, второй, . третий элемент НЕ, первый, второй, третий, четвертый, пятый. шестой, седьмой, восьмой, девятый, десятый элементы ИЛИ, первый, второй, третий; четвертый, пятый, Изобретейие относится к радиотехнике и вычислительной технике и может использоваться в системах передачи дискретной информации различного назначения.

Цель — повышение пропускной способности канала связи путем увеличения коэффициента сжатия полосы частот пере.даваемого сигнала за счет преобразования двоичных сигналов в 8-позиционные, На фиг. 1, 2 представлены структурные электрические схемы передающей и приемной сторон устройства для передачи и приема дискретной информации: на фиг, 3—

„„, Ц„„1807579 А1 шестой и седьмой элементы И, триггер, восьмой и девятый элементы И, первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой блоки дифференцирования. первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой детекторы импульсов, сумматор, преобразователь уровня, на приемной стороне — первый и второй детекторы уровня, выделитель тактовой частоты, преобразователь уровня, первый, второй, третий элементы задержки, первый, второй, третий элементы HE. первый элемент ИЛИ, умножитель частоты, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой элементы И, шифратор, последовательный регистр. Устройство обеспечивает трехкратное сжатие полосы частот передаваемого сигнала путем преобразования двоичных сигналов в

8-ми позиционные, что достигается в результате трехкратного увеличения длительности формируемых импульсов и уменьшения частоты их следования. 4 ил., 2 табл. (Л временные диаграммы работы передающей 41 стороны; на фиг. 4 — временные диаграммы VQ работы приемной стороны.

Устройство для передачи и приема дискретнои информации содержит не передаю° ееееаВ щей стороне последовательный регистр 1, первый элемент запрета 2, генератор 3 импульсов. первый элемент задержки 4, делитель 5 частоты, первый элемент НЕ 6, параллельный регистр 7, второй элемент задержки 8. третий двоичный счетчик 9, дешифратор 10, второй элемент запрета 11. второй элемент НЕ 12. третий элемент за-

1807579 прета 13, третий элемент НЕ 14. девятый элемент ИЛИ 15, первый, второй, третий, четвертый, пятый, шестой и седьмой элементы И 16, 17, 18, 19, 20. 2, 22, триггер 23, седьмой и восьмой элементы ИЛИ 24, 25, восьмой и девятый: лементы И 26, 27, пер-. вый, второй, третий, четверть,й, пятый,.шестой, седьмой и восьм;:й блок:; 28, 29, 30, 31, 32, 33, 34, 35 диффер..:нциров ния, первый, второй, третий, четвертый, пятый, шестой, седьмой и- восьмой дете,,торы 36, 37, 38, 39, 40, 41, 42, 43 импульсов, третий:;лемент задержки 44, десятый элемс нт ИЛИ 45, четвертый, пятый и шестой элементы задержки

46. 47, 48, первый элемент ИЛИ 49, третий элемент ИЛИ 50. четвертый элемент ИЛИ.

51, второй элемент ИЛИ 52. вуммато;: 53, первый и второй двоичные счв чики 54. 55, преобразователь 56 уровня; пят .й и шес ой элементы ИЛИ 57, 58, на приемной сторо е первЫй и второй детекторы 59, 6 ) уровня. выделитель 61 тактовой частоты, преобразователь 62 уровнн, первый элемент задержки 63, первый элемент ИЕ 64 первый элемент ИЛИ 65. второй элемент .адержки

66, умножитель 67 частоты, второй 1 третий элементы НЕ 68, 69, третий элеме, т задержки 70, первый, второй, третий, че-: ертый, пятый, шестой и седьмой элементы 1 1, 72, 73, 74, 75, 76, 77, шифрэтор 78. послед вагельный регистр 79, восьмой элемент И:О, Устройство для передачи и приема д скретной информации работает следующ и сЯраэом, На передающей стороне устройстг г (фи. 1), поясняемой с помощью временны диаг амм (фиг. 3). после. включения электропита, ия устройс-ва сигнал "начального сброса, выработанный внешним устройствйм, ус::анавливает двоичный счетчик 9 в иЪ%однос состояние, в результате .его на его выход формируется нулевой потенциал, который открывает элемент запрета 13; а через элемент НЕ 14 закрывает элементы запрета 2 и 11, чу предотвращает подачу входного информа .ионного сигнала .и тактовых последовател.: чостей на входы последовательного и паралл ..льного регистров 1 и 7 и деаифратора 10. При этом с выхода генератора импульсов 3 через последовательно соединеннйе элемент задержки 4, делитель частоты 5, элемент НЕ 6 и элемент задержки 8 последовательность тактовых импульсов с длительностью Тз/2 в тактовом интервале Тз, следующих с номинальной, тактовойчастотой Рз=1!Тз(фиг. З,вг), через последовательно соединенные открытый элемент запрета 13, элемент ИЛИ 49 и сумматор 53 поступает через канал связи на вход приемной йасти устройства, что обеспечивает запуск и синхронизацию выделителя тактовой частоты 61.

Одновременно последовательность тактовых импульсов поступает с выхода ли5 нии задержки 8 (фиг. З,в2) на вход двоичного . счетчика 9, который после окончания установленного счета импульсов переполняется и единичным потенциалом со своего выхода закрывает элемент запрета 13, прекращая

10 подачу сигналов тактовой частоты в канал связи, а через элемент НЕ 14 открывает элементы запрета 2 и 11, разрешающие передачу и преобразование информационного сигнала..

При этом исходная, двоичная последовательность с длительностью импульсов Т1/2 в тактовом интервале Т1, следующих с номинальной тактовой частотой Fi = 1/Т>, поступает через открытый элемент запрета 2 от

20 источника дискретной информации (фиг.

З,а), синхронизируемого с помощью генератора импульсов 3, на информационный. вход последовательного регистра 1 и записывается в ячейки регистра с помощью последовательности тактовых импульсов, поступающих с выхода генератора импульсов (фиг. 3,6) через элемент задержки 4 на величину Т1/4 (фиг. З,ái).

С одноименных выходов последова- .

30 .-ельного регистра 1 двоичные символы по—,упают . на одноименные входы араллельного регистра 7 и записываются в

: -.го с помощью последовательности такто. вых импульсов с длительностью T3/2 в так35 тозом интервале Тз = ЗТ1, следующих.с н .;инальной тактовой частотой Ез = 1/Тз =

1/3T> = Е1/3; формируемых с помощью дел теля 5 частоты "1:3", вход которого соединен с выходом элемента задержки 4-(фиг.

"0 ЗУ>), которые с его выхода (фиг. Ç,.в) через пос:.:адсвательно соединенные элемент .

НЕ б (фиг. S,в1) и элемент задержки 8 на вели хну Тз/3 = Т (фиг, З,в2) поступают через о.лрь тый элемент запрета 11 на тактовый ".ход параллельного регистра 7, в резул::тате чего исходная двоичная последовательность разделяется на группы из З-х. двоичн;ix символов, каждая из которых пре- образояывается далее в соответствующую

50 параллельную комбинацию на 3-х двоичных символов с длительностью Тз (фиг, З,г -гз);

С одноименных выходов параллельного регистра 7 (фиг. 3, r1 — гз) сигналы поступают. соответственно нэ одноименные информа55 ционные входы дешифратора 10 (АО, А1, А2), на управляющие входы которого (EO, E1) подается единичный потенциал с выхода элемента ИЛИ 15(фиг. З,д1), входы которого через элемент HE 12 (фиг. Ç,д) и непосредственно подключены через элемент запрета

1807579

11 к выходу элемента задержки 8 (фиг. З,вг), в результате чего на соответствующем выходе дешифратора (FO-F7) формируется в анализируемый момент времени единичный импульс с длительностью Тз (фиг. 3, eo — е7), соответствующий структуре комбинации из 3-х двоичных символов (фиг, 3, г1-гз).

Алгоритм работы дешифратора 10 поясняется с помощью табл, 1.

Из табл. 1 следует, что дешифратор работает только при наличии единичных потенциалов на обоих управляющих входах (ЕО и Е1) (в противном случае на выходах

F0-F7 дешифратора формируются уровни логического "0"). При этом, если. например, структура входной комбинации (АО-А2) соответствует значению "010", то единичный импульс будет сформирован на выходе F2 дешифратора, при комбинации "101" — на выходе F5 и т,д., причем при комбинации

"001" единичный импульс формируется на выходе F1, однако (в соответствии с предложенным алгоритмом преобразования) последний передается далее нулевым символом с длительностью Тз, вследствие чего данный выход дешифратора (фиг. 1,е1) остается изолированным, Сигналы с выходов дешифратора (фиг.

3, ео, ег — е7) поступают соответственно на первые входы элементов И 16 — 22, при этом вторые входы элементов И 16 — 18 подключены через элемент запрета 11 к выходу линии задержки 8 (фиг, З,вг), вторые входы элементов И 19 и 20 соединены с выходом элемента

НЕ 12 (фиг, З,д); а вторые входы элементов

И 21 и 22 подключены к выходу элемента

ИЛИ 15 (фиг. З,д1), в результате чего на выходе элементов И 16 — 18 формируются импульсы с длительностью Тз/2 в первой половине тактового интервала Тз (фиг, 3, жо, >xz, жз), причем на выходе элементов И 19 и

20 импульсы с длительностью Тз/2 формируются во второй половине тактового интервала Тз (фиг. 3, ж4, ж6), а на выходе элементов И 21 и 22 формируются импульсы с длительностью Тз (фиг. 3, ж6, ж7).

С выхода элементов И 17. 19 и 21 (фиг, 3, ж, ж4, ж6) сигналы поступают соответственно ко входам элемента ИЛИ 49 непосредственно, а ко входам элемента ИЛИ 50— через последовательно соединенные блоки . дифференцирования 28 — 30 и детекторы импульсов 36-38 (фиг. 1, зг, з4, з6), причем сигнал с выхода детектора импульсов 38 (фиг, 1, з6) подается ко входам элемента

ИЛИ 50 непосредственно и через элемент задержки 44 на величину Тз/2 (фиг, 1, зу), при этом сигналы с выхода элементов И 18, 20 и 22 (фиг. 3, жз, ж6, ж7) поступают соот5

10 соответственно с единичным и инверсным

15 выходами триггера 23, единичный и инверсный входы которого подключены соответ20

30 ветственно ко входам элемента ИЛИ 52 непосредственно, а ко входам элемента ИЛИ

51 — через последовательно соединенные блоки дифференцирования 32-34 и детекторы импульсов 40-42 (фиг. 1, зз, з5, з7), причем сигнал с выхода детектора импульсов 42 (фиг..1, з7) подается ко входам элемента ИЛИ 51 непосредственно и через элемент задержки 46 на величину Тз/2 (фиг, 1, э71).

Сигнал с выхода элемента И 16 (фиг, 3, жо) поступает ко вторым входам элементов

И 26 и 27, первые входы которых соединены ственно к выходам двоичных счетчиков 55 и

54 (фиг, l, иг1, и11), причем выход элемента

И 26 (фиг. 1, жо ) непосредственно и через элемент задержки 47 на величину Тз/2 (фиг, 1, жоз) соединен соответственно со входами элементов ИЛИ 49 и 52, а выход элемента И

27 (фиг, 1, xoz) непосредственно и через элемент задержки 48 на величину Тз/2 (фиг, 1, жо4) подключен соответственно ко входам элементов ИЛИ 52 и 49, при этом выходы элементов И 26 и 27 соединены также соответственно с первыми входами элементов

ИЛИ 24 и 25, вторые входы которых подключены соответственно к выходам элементов задержки 48 и 47, а выходы элементов ИЛИ

24 и 25 через последовательно соединенные блокй дифференцирования 31 и 35 и детекторы импульсов 39 (фиг, 1, aors) и 43 (фиг, 1, am) соединены соответственно со входами элементов ИЛИ 50 и 51.

В результате взаимодействия вышеуказанных элементов и связей между ними, сигналы, сформированные на выходе элементов И 16-22. 26 и 27 разделяются с помощью элементов ИЛИ 49 и 52 на два равнозначных потока единичных импульсов, которые одновременно дифференцируются по переднему фронту импульсов (с помощью детекторов 36 — 43 пропускаются только положительные дифференциалы) и полученные дифференциалы поступают соответственно ко входам элементов ИЛИ 50 и 51, причем .при дифференцировании импульсов с длительностью Тз, поступающих с выхода элементов И 21 и 22 (фиг. 3, ж6, ж7), на выходе детекторов импульсов 38 и 42 формируются по 2 дифференциала, что обеспечивается соответственно с помощью элементов задержки 44 и 46 на величину

Тз/2 (фиг. 1, 361, 371) и позволяет осуществлять отслеживание, учет и балансировку постоянной составляющей при формировании выходного сигнала, 1807579

Положительные дифференциалы, сформированные на выходе элементов ИЛИ 50 и

51 (фиг. 3, и1, и2), поступают соответственно на.входы двоичных счетчиков 54 и 55, устанавливаемых первоначально (при включе- 5 нии электропитания устройства) в исходное состояние сигналом "начального сброса", выработанным внешним устройством, который через элементы ИЛИ 57 и 58 подается соответственно на их установочные входы. 10

С помощью двоичных счетчиков осуществляется раздельный подсчет импульсов для каждого из двух равнозначных потоков . дифференциалов (фиг. 1,. и1, иг), причем счет импульсов двоичного счетчика устанавлива- 15 ется обычно равным 2" (n = 2, 3, 4 ...). При этом следует иметь в виду, что ори меньшем значении и осуществляется более точная ба лансировка сигнала по постоянной состав20 ляющей

При достижении установленного счета импульсов на выходе двоичных счетчиков 54 и 55 формируются единичные сигналы переполнения 9 фиг. 1, и 1, иг1), которые поступают соответственно на инверсный и единичный входы триггера 23 непосредственно, а на их установочные входы — через элементы ИЛИ 57 и 58, что вызывает переключение триггера 23 в соответствующее положение и сброс счетчиков в исходное 30 состояние, после чего цикл работы счетчиков повторяется аналогично.

Импульсы с длительностью Тз/2 и Тз, сформированные с помощью элементов

ИЛИ 49 и 52, поступают соответственно с их 35 выходов (фиг. 3, л, м) к первому и второму информационным входам сумматора 53 непосредственно и через преобразователь уровня 56, обеспечивающий преобразование положительных импульсов (фиг. 1, м) в 40 о грицательные (фиг. 3,, м1), в результате чего на выходе сумматора формируется разнополярный 8-ми позиционный сигнал с длительностью импульсов Тз/2 и Тз (фиг. З,о), частота следования которых соответствует 45 значению F3 = F1/3.

В соответствии с предложенным алгоритмом преобразования, при равной вероятности появления "1" и "О" в структуре исходной двоичной последовательности 50

/р(1) = р(0) = 0,5/ и при достаточно длинном интервале анализа постоянная составляющая в спектре раэнополярного 8-ми позиционного сигнала отсутствует.

При появлении комбинации "000" в 55 структуре входной двоичной последовательности на выходе сумматора формируются разнополярные импульсы (биимпульсы) вида + 1 или +é 1 с длительностью Тз/2, полярность которых устанавливается переключением триггера 23, управляемым сигналами с выхЬда двоичных счетчиков, что, в свою очередь, значительно улучшает текущую балансировку 8-ми позиционного сигнала по постоянной составляющей и повышает его помехоустойчивость, Для обеспечения одинаковой помехозащищенности импульсов, передаваемых с длительностью Тз/2 и Тз, введена корректировка выходных импульсов, в соответствии с которой амплитуда положительных и отрицательных импульсов с длительностью Тз уменьшается соответственно на величину

+ ЬО (с учетом искажений, вносимых линией связи при заданной скорости передачи), что достигается в результатевоздействия единичного сигнала, поступающего с выхода элементов И 21 и 22 (фиг, 3, же, ж7) через элемент ИЛИ 45 (фиг. З,н) на управляющий вход сумматора 53.

На приемной стороне устройства (фиг.

2), поясняемой с помощью временных диаграмм (фиг.. 4), входной 8-ми позиционный сигнал с длительностью импульсов Тз/2 и Тз (фиг, 4, 01) поступает на вход выделителя тактовой частоты (ВТЧ) 61, который после прекращения подачи с передающей стороны синхросигнапа тактовой частоты с длительностью импульсов Тз/2 (меандра), передние фронты импульсов в котором совпадают с началом тактового интервала Тз, переходит в режим синхронизации входной последовательностью импульсов, При этом равнополярный 8-ми позиционный сигнал поступает одновременно на входы детекторов уровня 59 и 60, включенных соответственно в прямом и обратном направлениях, с помощью которых разделяется соответственно на последовательности положительных (фиг. 4, л) и отрицательных (фиг, 4, M) импульсов.

Затем последовательность положительных импульсов с выхода детекторов 59 и 60 (фиг, 4, л) непосредственно, а последовательность отрицательных импульсов с выхода детектора 60 — через преобразователь уровня 62, обеспечивающий преобразование отрицательных импульсов (фиг, 4, м1) в положительные (фиг. 4, м1), поступает ко входам элемента ИЛИ 65, сформированный однополярный сигнал с выхода которого (фиг. 4,п) через элемент НЕ 68 (фиг,4, пт) подается к первым входам элементов И 7173 непосредственно, а к первым входам элементов И 74 и 75 и ко второму входу элемента И 71 — через элемент задержки 70

1807579

35

55 на величину Тз/2 (фиг. 4, пр), причем сигнал с выхода преобразователя уровня 62 (фиг, 4, м) поступает ко второму входу элемента И

75 и к первому входу элемента И 77 непосредственно, а ко вторым входам элементов

И 73 и 77 — через элемент задержки 66 на величину Тз/2 (фиг. 4, мр), и ри этом сигнал с выхода детектора 59 (фиг. 4, л) подается ко второму входу элемента И 74 и к первому входу элемента И 76 непосредственно, а ко вторым входам элементов И 72 и 76 — через элемент задержки 63 на величину Тз/2 (фиг, 4, л ).

С выхода ВТЧ последовательность тактовых импульсов (фиг, 4, р) через элемент

НЕ 64 (фиг, 4, р)) поступает ко входу умножителя 67 частоты "1хЗ" и к третьим входам элементов И 71 — 77, с помощью которых обеспечивается соответственно избирательное разделение входного 8-ми позиционного сигнала с длительностью импульсов

Тз/2 и Т3 (фиг. 4, 01) по уровню, длительности и временному положению импульсов внутри тактового интервала Тз в соответствии с предложенным алгоритмом декодирования (1T — 3B) и формирование на их выходах во второй половине тактового интервала Тз импульсов с длительностью Тз/2 (фиг. 4, т1 — тт), каждый из которых отображает соответствующую комбинацию из 3-х двоичных символов ("001", "010", "011", "100", "101", "110", "111"), из которых был сформирован по предложенному алгоритму кодирования (3 — 1Т) входной 8-ми позиционный сигнал (фиг. 4, о ), причем в случае поступления на вход устройства разнополярных импульсов (биимпульсов) с длительностью Тз!2 в тактовом интервале Тз вида

+1 или +1, соответствующих кодируемой комбинации "000", ни один из элементов И

71 — 77 в этом случае не сработает (на выходах всех элементов И 71-77 будут нулевые потенциалы), что и будет отображать наличие такой комбинации на входе устройства.

Импульсы, сформированные с помощью элементов И 71-77; поступают соответственно с их выходов (фиг. 4, т -тт) ко входам 01-07 шифратора 78, синхровход которого подключен к выходу элемента НЕ

64, на выходах которого восстанавливаются соответствующие параллельные комбинации из 3-х двоичных символов (FO F2), причем вход "00" шифратора в схеме устройства не используется, Алгоритм работы шифратора 78 поясняется с помощью табл. 2.

Из табл. 2 следует, что при наличии единичного потенциала на каком-либо из входов 00-07 шифратора на его выходах FO-F2 формируется соответствующая комбинация из 3-х двоичных символов, причем при наличии нулевых потенциалов на всех входах (DO — D7) шифратора на его выходах формируются комбинации "000".

Параллельные комбинации на 3-х двоичных символов с длительностью импульсов

Тз/2., сформированные с помощью шифратора 78, поступают соответственно с его первого-третьего выходов (фиг. 4, уо-n) к третьему-первому информационным входам последовательного регистра 79, выход которого соединен с первым входом элемента И 80, на второй вход которого и на тактовый вход последовательного регистра поступает с выхода умножителя частоты 67 (фиг, 4,с) через элемент НЕ 69 (фиг. 4, c1) последовательность тактовых импульсов с длительностью Т1/2, следующих с номинальной тактовой частотой Г1, подаваемая также к синхровходу приемника информации, в результате чего на выходе элемента

И 80 (фиг. 4, а>) восстанавливается исходная двоичная последовательность с длительностью импульсов Т /2 в тактовом интервале

Т>, следующих с номинальной тактовой частотой F< = 1/Т .

Формула изобретения

Устройство для передачи и приема дискретной информации, содержащее на передающей стороне последовательно соединенные генератор импульсов, первый элемент задержки, делитель частоты и первый элемент НЕ, а также второй и третий элементы задержки, второй элемент НЕ, параллельный регистр, первый элемент запрета, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой и девятый элементы И, триггер, сумматор, первый и второй элементы ИЛИ, при этом выходы четвертого, шестого и восьмого. элементов И подключены соответственно к первому, второму и третьему входам первого элемента

ИЛИ, выход которого подключен к первому информационному входу сумматора, а выходы пятого, седьмого и девятого элементов И подключены соответственно к первому, второму и третьему входам второго элемента ИЛИ, выход которого через преобразователь уровня подключен к второму информационному входу сумматора, выход которого является выходом устройства, причем единичный и инверсный выходы триггера подключены к первым входам соответственно восьмого и девятого элементов И, а на приемной стороне — выделитель тактовой частоты, 1807579

5

20

35

50 вход которого соединен с входами первого и второго детекторов уровня и является вхо- дом устройства, а также первый, второй и третий элементы задержки, первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой элементы И, умножитель частоты, первый. второй и третий элементы НЕ, при . этом выходы выделителя тактовой частоты и умножителя частоты подключены ко входам соответственно первого и третьего элементов НЕ, выход первого детектора уровня подключен к первому входу элемента ИЛИ, к второму входу которого через преобразо ватель уровня подключен выход второго детектора уровня, а выход элемента NJlVI через последовательно соединейные.. второй элемент НЕ и третий элемент задержки подключен к первому входу. пятого элемента

И; о т л и ч а ю щ е е с я тем, что, с целью повышения пропускной способности канала связи путем увеличения коэффициейта сжатия полосы частот передаваемого сигнала за счет преобразования двоичных сигналов в восьмипозиционные, введены на передающей сторонедешифратор, первый, второй; третий, четвертый, пятый, шестой; седьмой и восьмой блоки дифференцирования, первый, второй, третий, четвертый, пятый, шеатой, седьмой и восьмой детекторы импульсов, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый и десятый элементы ИЛИ, первый, второй и третий двоичные счетчики, четвертый; пятый и шестой элементы задержки, третий элемент

НЕ, второй и третий элементы запрета и последовательный регистр, к информационному входу которого подключен выход первого элемента запрета, прямой вход которого является входом устройства, при этом выход первого элемейта задержки под"ключен к тактовоМу входу последовательного регистра; одноименные выходы которого подключены соответственно к одноименным входам параллельного регистра, одно- именные выходы которого подключены к одноименным входам дешифратора, первый выход которого подключен к.первому входу первого элемента И, а третий, четвертый, пятый, шестой, седьмой и восьмой выходы дешифратора подключены соответ. ственно к первым входам второго, третьего, четвертого, пятого, шестого и седьмого элементов И, при этом выходы первого, второ to, третьего, четвертого, пятого, шестого, седьмого и восьмого блоков дифференцирования подключены к входам соответствующих детекторов импульсов, причем выходы первого; второго, третьего и четвертого детектодОа импульсов подключены соответственно к первому, второму, третьему и четвертому входам третьего элемента ИЛИ, к пятому входу которого через третий элемент задержки подключен выход третьего детектора импульсов, а выходы пятого, шестого, седьмого и восьмого детекторов импульсов подключены соответственно к первому, второму, третьему и четвертому входам четвертого элемента ИЛИ, к пятому входу которого через четвертый элемент задержки подключен выход седьмого детектора импульсов, выходы третьего и четвертого элементов

ИЛИ подключены к входам сОответственно первого и второго двоичных счетчиков, выходы которых подключены соответственно к инверсномуи единичному входам триггера и к первым входам соответственно пятого и шестого элементов ИЛИ; выходы которых подключены к установочным входам соответственно первого и второго двоичных счетчиков, вторые входы пятого и шестого элементов ИЛИ объединены и являются входом сигнайа начального сброса устройства, при этом выход первого элемента И подклю25 чен к вторйм входам восьмого и. девятого элементов И, выходы которыхсоответственно через. пятый и шестой элементы задержки подключены к четвертым входам соответственно второго и первого элементов ИЛИ и к первым входам соответственно восьмого и седьмого элементов ИЛИ, к вторым входам которых подключены выходы соответственно девятого и восьмого элементов И, а выходы седьмого и восьмого элементов ИЛИ подключены соответственно к входам четвертого и восьмото блоков дифференцирования, выходы второго и третьего элементов И подключены к пятым входам соответственно первого и второго элементов ИЛИ и к входам соответственно первого и пятого блоков дифференцирования, выходы четвертого, пятого, шестого и седьмого элементов И подключены к входам соответственно второго, шестого, третьего и седьмого блоков дифференцирования, а выход первого элемента НЕ подключен к входу второго элемента задержки, выход которого подключен к прямым Вхо дам второго и третьего элементов запрета и к входу третьего двоичного счетчика, yctaновочный вход которого является входом сигнала начального сброса устройства, а выход третьего двоичного счетчика подключен к инверсному входу третьего элемента за55 прета и через третий элемент НŠ— к инверсным входам первого и второго элементов

Запрета, при этом выход второго элемента запрета подключен к тактовому входу параллельного регистра, вторым входам пер14

1807579

Таблица 1

П р и м е ч а н и е: значком "X" обозначено произвольное состояние, соответствующее уровню логического "0" или логической "1".

cot.o, второго и третьего элементов И, первому входудевятого элемента ИЛИ и к входу второго элемента HE. выход которого подключен к вторым входам четвертого и пятого .элементов И и к второму входу девятого 5 элемента ИЛИ, выход которого. подключен к управляющим входам дешифратора и вторым входам шестого и седьмого элементов

И, выходы которых подключены соответственно к первому и второму входам десятого 10 элемента ИЛИ, выход которого подключен к управляющему входу сумматора, а выход третьего элемента запрета подключен к шестому входу первого элемента ИЛИ, а на приемной стороне — последовательный ре- 15 гистр и шифратор, к .первому, второму, третьему, четвертому, пятому, шестому и седьмому входам которого подключенй выходы соответственно первого, второго, третьего, четвертого, пятого, шестого и 20 седьмого элементов И, а первый, второй и третий выходы шифратора подключены соответственно к третьему, второму и первому входам последовательного регистра, выход которого подключен к первому входу вась- 25 мого элемента И, выход которого является выходом устройства, а выход второго элемента НЕ подключен к первым входам первого, второго и третьего элементов И и через третий элемент задержки — к второму входу первого элемента и первому входу четвертого элемента И, а выход преобразователя уровня подключен к второму входу пятого элемента И и первому входу седьмого элемента И и через второй элемент задержки— к вторым входам третьего и седьмого элементов И, выход первого детектора уровня подключен к первому входу шестого элемента И, к второму входу четвертого элемента И и через первый элемент задержки — к вторым входам второго и шестого элементов И, при этом выход первого элемента

НЕ подключен к входу умножителя часто- ты, третьим входам первого, второго, третьего, четвертого, пятого, шестого и седьмого элементов И и к синхровходу шифратора, а выход третьего элемента НЕ подключен к тактовому входу последовательного регистра и к второму входу восьмого элемента И.

1807579. еб л жг еg г

Ез ж т ве т

В5 в с

«> г

2В и> ст

5Ч

e„ сз

5. Ф

36 к о нач ет

ЕО

Е ф> о

«э> Ь

«9 > О

> «™77

3аг

6(5

-6 б в и вг и м

I? а, ° 4 чт

?но< жги с г

9 ноч, с89ас .

Фи?. /

D P) рт

СВЕ вт .3 гг т вг .г, т м

S6 ц гг гЗ и

F5

F6

«D> зт

«р> з чч

«д> «б 247

Рr

° °

-«в жег жоч

Таблица 2

1807579

1807579 са ЧФ%%,Фъ. . е le %.с3-.ь с -,. Ф Ж Ъъ а

° ч с

Составитель Г.Лерантович

Редактор С,Кулакова Техред М,Моргентал Корректор О.Кравцова

Заказ 1385 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина. 101