Устройство для контроля цепей дифференциальной защиты

Устройство для контроля цепей дифференциальной защиты

Иллюстрации

Показать все

Реферат

 

Сущность изобретения: дополнительное введение пороговых блоков второй и третьей фазы со схемами запоминания на выходе, схемы запоминания срабатывания порогового блока первой фазы, блока пуска реле времени со схемой возврата, блока запоминания срабатывания устройства со схемой возврата, блока уставки, ключа тестового контроля, радиатора и диода позволяет повысить эффективность контроля. 1 ил.

C0IO3 СОВЕТСКИХ

СОЦИАЛИГ;.ТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4674587/07 (22) 06.04.89 (46) 23.04.93. Бюл, N 15 (75) С,С. Сарычев (56) Устройство контроля цепей дифференциальной защиты УКДЗ. Техническое описание и инструкция по эксплуатации ПО

27.00.00.ЭЗ, 1980, (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦЕПЕЙ

ДИФФЕРЕНЦИАЛЬНОЙ ЗАЩИТЫ

Изобретение относится к электротехнике и может быть использовано в схемах релейной защиты электрооборудования с целью контроля исправности токовых цепей дифференциальных защит, а также вывода этих защит из действия при возникновении неисправности в токовых цепях.

Цель изобретения — повышение эффективности контроля.

Принципиальная схема устройства приведена на чертеже, Устройство содержит преобразователи сигнала по числу фаз 1,2,3, пороговые блоки

4,5,6 первой, второй и третьей фазы со схемами запоминания срабатывания на выходе

7,8,9 соответственно, элемент ИЛИ-НЕ 10, реле времени 11, элемент сигнализации 12, источник оперативного тока +Еп 13, исполнительный блок 14, блок 15 запоминания срабатывания устройства со схемой возврата, блок 16 тестового контроля, схема возврата 17, резисторы 18, 19, диод 20.

Пороговый блок 4 состоит из согласующего трансформатора 21, диода 22 накопительно го конденсатора 23, компаратора, выполненного на операционном усилителе с, входами реэигторами 24-26 и резисторами,, Я2 1810924 А1 (57) Сущность изобретения: дополнительное введение пороговых блоков второй и третьей фазы со схемами запоминания на выходе, схемы запоминания срабатывания порогового блока первой фазы, блока пуска реле времени со схемой возврата, блока запоминания срабатывания устройства со схемой возврата, блока уставки, ключа тестового контроля, радиатора и диода позволяет повысить эффективность контроля. 1 ил. положительной обратной связи 27, 28, ограничительным резистором 29 и диодом 30, Пороговый блок 5 содержит согласующий трансформатор 31, диод 32, накопительный конденсатор 23, компаратор, выполненный на операционном усилителе с входами резисторами 34 — 36 и резисторами положительной обратной связи 37, 38, ограничительным резистором 39 и диодом 40.

Пороговый блок 6 состоит из согласующего трансформатора 41, диода 42, накопительного конденсатора 43 компаратора, выполненного на операционном усилителе с входными резисторами 44 — 46 и резисторами положительной обратной связи 47, 48 ограничительным резистором 49 и диодом 50.

Блок запоминания срабатывания порогового блока 4 первой фазы состоит из RSтриггера 51 с подключенным к S-входу резистором 57 и подключенной к инверсному выходу последовательной цепочкой, состоящей из резистора 53 и светодиода 54.

Блок запоминания срабатывания порогового блока 5 второй фазы состоит из RSтриггера 55 с подключенным к его S-входу резистором 56. а к его инверсному выходу

1810924 последовательной цепочкой, состоящей иэ резистора 57 и светодиода 58.

Блок запоминания срабатывания порогового блока 6 третьей фазы состоит из RSтриггера 59 подключенным к его S-входу резистором 60, а к его инверсному выходупоследовательной цепочкой, состоящей иэ резистора 61 и светодиода 62.

Съем возврата 17 состоит из конденсатора 63 и резистора 64, Реле времени 11 состоит из транзистора 65 к базе которого подключены резистор

66, последовательно соединенные резистор

67 и диод 68 конденсатор 69, в эмиттерной цепи транзистора 65 включен резистор 70, к которому подключен вход инвертора 71.

Блок запоминания сработанного устройства со схемой возврата 15 состоит из триггера 72 к R-входу которого подключены резистор 73, конденсатор 74 и кнопка

"Сброс" 75.

Исполнительный блок 14 состоит из транзистора 76 с подключенными к его базе резисторами 77, 78 коллектора-резистора

79 и обмотки реле 80, Блок тестового контроля 16 состоит из последовательно соединенных резистора

81. диода 82, диода 83 и резистора 84, а также кнопки "Контроль" 85, подключенной к аноду диода 83, В нормальном режиме работы на контролируемых обмотках выходных органов дифференциальных реле напряжения небаланса мало и, следовательно, напряжение на накопительных конденсаторах 23, 33 или

43, определяемое амплитудным значением напряжения небаланса (за счет выбора времени заряда конденсатора гораздо меньшим, чем время его разряда), меньше установки пороговых блоков задаваемой с помощью диода 82 и резисторов 25, 35, 45 для пороговых блоков первой, второй и третьей фаз соответственно. При этом сигнал на выходе блоков 1. 2, 3 определяется напряжением положительного ограничения операционных усилителей 4, 5, 6.

Это приводит к формированию на Sвходах триггеров 51, 55, 59 сигналов высокого уровня. Учитывая, что на R-входах этих триггеров после окончания заряда конденсаторов

63, 74 присутствует высокий уровень потенциала, триггеры будут находиться в состоянии, которое получили при подаче оперативного питания, т.е. в состоянии низкого уровня потенциала по прямому выходу.

Поскольку на все три входа элемента

ИЛИ-НЕ 1057 поступают сигналы высокого уровня, на ее выходе будет присутствовать . сигнал низкого уровня, Это вызывает в свою очередь открытие диода 68, что обеспечивает низкий уровень напряжения на конденсаторе 69, напряжение на входе инвертора 71, поступающее с выхода эмиттерного повторителя на транзисторе 65 будет также мало, что вызывает появление на выходе инвертора

71 высокого уровня потенциала. Поскольку на обоих входах триггера 72 присутствуют сигналы высокого уровня, на его выходах сигналы имеют значения, сформированные в момент подачи оперативного питания, т.е. низкий уровень потенциала на прямом выходе и высокий — на инверсном. Эти уровни сигналов обеспечивают закрытое состояние транзистора 76 и, соответственно нахождение реле 80 в сработанном состоянии, а также отсутствие световой сигнализации на светодиоде 12, Выполнение схемы устройства, при котором его выходное реле в нормальном ре20 жиме находится в сработавшем состоянии, обеспечивает контроль за наличием оперативного тока контролируемой дифференциальной защиты, так как предлагаемое устройство получает питание от тех же шинок оперативного тока, что и контролируемая защита.

При возникновении неисправности в токовых цепях дифференциальной защиты возрастает небаланс на обмотке выходного

30 органа соответствующего дифференциального реле этой защиты и срабатывает один из пороговых блоков (4 — 6). На выходе операционного усилителя сработавшего блока формируется сигнал отрицательной полярности, что приводит к появлению на и-входе соответствующего триггера (51, 55 или 59), а также на соответствующем входе элемента

10, низкого уровня потенциала, поступающего через один иэ резисторов — 52, 56 или

40 60 (в зависимости от того, на выходе какого иэ операционных усилителей 4, 6 или 6 появился сигнал отрицательной полярности).

Появление укаэанных сигналов вызывает переброс соответствующего триггера и ус45 тановку на его инверсном выходе напряжения низкого уровня и появления световой сигнализации (работает один иэ светодиодов 54, 58 или 62), а также появление на выходе элемента ИЛИ вЂ” НЕ 10 высокого

50 уровня потенциала. Последнее вызывает .разряд конденсатора 63, а также закрытие диода 68 и начало заряда конденсатора 69 от источника питания положительной полярности с постоянной времени, определя55 емой значениями резистора 66 и конденсатора 69. Напряжение на резисторе

72 будет повторять напряжение на конденсаторе 69 (эмиттерный повторитель на транзисторе 65 введен для исключения влияния инвертора 71 на процесс заряда конденса1810924 тора 69), Инвертор 71, выполненный на интегральной микросхеме К511ЛА1, имеет порог переключения около 7,2 В, При достижении значения напряжения на резисторе 70 этого уровня происходит переключение инвертора 71, на выходе которого формируется сигнал низкого уровня, что приводит к срабатыванию триггера 72 и появлению на его прямом выходе высокого, а на инверсном — низкого уровней потенциала. Сигнал с инверсного выхода через диод

20 поступает на третий вход элемента ИЛИ

НЕ 10. обеспечивая нахождение этой схемы в состоянии логической единицы по выходу, независимо от состояния пороговых блоков, Это обеспечивает разряженное состояние конденсатора 63 и подготовку возврата триггеров 54, 55, 59 в исходное состояние при нажатии кнопки "сброс" 75. Одновременно светодиод 12 обеспечивает световую сигнализацию о срабатывании устройства, которая может быть снята также только с помощью кнопки "Сброс" 75. Сигнал высокого уровня, поступающий с прямого выхода триггера 72 через резистор 77 на базу транзистора 76, вызывает открытие последнего, чемдостигается шунтирование обмотки реле 80 и его срабатывание (сработанным состоянием реле в данной схеме считается состояние при обесточенной катушке). Реле, срабатывая, выполняет необходимые переключения во внешних цепях и остается в этом положении, независимо от состояния пороговых органов, до выполнения возврата схемы в исходное состояние с помощью кнопки

"Сброс" 75. Указанное выполнение позволяет осуществлять вывод дифференциальной защиты объекта с одновременным вводом резервной защиты (например, неселективной отсечки), что позволяет сохранить трансформатор в работе и в то же время обеспечить его надежную (с учетом наличия газовой защиты) защиту.

При нажатии кнопки 75 (" Сброс" ) на Rвход триггера 72 подается сигнал низкого уровня, что приводит к перебросу триггера

72 и появлению на его прямом выходе сигнала низкого уровня, а на инверсном выходе — сигнала высокого уровня потенциала. В результате высокого уровня потенциала на инверсном выходе триггера 72 гаснет светодиод 12 и закрывается диод 20. Низкий уровень потенциала на прямом выходе триггера 72 приводит к закрытию транзистора 76 подаче питания на реле 80 и его возврат в исходное положение, Если пороговые блоки устройства 4-6 находятся в несработавшем состоянии, то появление на инверсном выходе триггера 72 сигнала логической единицы обеспечивает переключежатии кнопки "Контроль" 85. При этом на входы первого, второго, третьего пороговых

10 блоков через резисторы 24, 34, 44 соответственно подается сигнал заведомо больший и формированию световой сигнализации с помощью светодиодов 54, 58, 62. Если кноп15 ку удерживать длительное время (более,ус20

45 ние элемента 10 в состояние логического нуля по выходу, что вызывает кратковременное (за счет заряда конденсатора 63) появление на R-входах триггеров 51, 55, 59 сигналов логического нуля и установку этих триггеров в исходное состояние.

Тестовый контроль проводится при наустановки, что приводит к их срабатыванию тавки реле времени), то произойдет срабатывание устройства в целом и формирование световой индикации этого состояния с помощью светодиода 12.

Формула изобретения Устройство для контроля цепей дифференциальной защиты, содержащее преобразователи сигнала по числу фаз, к выходу первого из которых подключен пороговый блок первой фазы, элемент ИЛИ вЂ” НЕ, к выходу которого подключено реле времени, элемент сигнализации, источник оперативного тока и исполнительный блок, отл и ч а ющ е е с я тем, что, с целью повышения эффективности контроля, дополнительно введены пороговые блоки второй и третьей фазы со схемами запоминания срабатывания на выходе, схема запоминания срабатывания порогового блока первой фазы, блок запоминания срабатывания устройства со схемой возврата, блок тестового контроля, схема возврата, два резистора. диод. при этом к выходам второго и третьего преобразователей сигнала подключены первые Вхо ды пороговых блоков второй и третьей фаз соответственно, к выходу порогового блока первой фазы подключена схема запоминания срабатывания этого блока, выходы схем запоминания объединены и подключены к положительному выводу источника оперативного тока, к одному из входов блока тестового контроля подключены вторые объединенные входы пороговых блоков фаз, третьи входы которых объединены и подключены к выходу блока тестового контроля, включенного между отрицательным выводом источника оперативного тока и объединенными выходами схем запоминания срабатывания пороговых блоков. вторые входы которых объединены и подключены к среднему выводу схемы возврата, которая включена между положительным выводом источника оперативного тока и выходом элемента ИЛИ вЂ” НЕ, между третьим входом

1810924

Составитель С. Сарычев

Редактор Т. Мельникова Техред M.Ìîðãåíòàë, Корректор И. Муска

Заказ 1448 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

1130,"5, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 которого и выходом порогового блока третьей фазы включен первый резистор, к первомуи второму входам элемента ИЛИ вЂ” НЕ подключены выходы пороговых блоков первой и второй фаз соответственно, выход реле 5 времени подключен к входу блока запоминания срабатывания устройства со схемой возврата, инверсный выход которого через диод, включенный в обратном направлении, подключен к третьему входу элемента ИЛИ вЂ” НЕ и 10 через последовательно соединенные второй резистор и элемент сигнализации соединен с положительным выводом источника оперативного тока, прямой выход указанного блока соединен с входом исполнительного блока, выводы питания которого, а также блока запоминания срабатывания устройства со схемой возврата и реле времени подключены к положительному выводу источника оперативного тока..