Устройство для формирования последовательности дискретно- частотных сигналов

Устройство для формирования последовательности дискретно- частотных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах формирования последовательностей дискретно-частотных сигналов, несущих в своей структуре большую степень неопределенности вида формы, длительности сигналов и их ансамблевых характеристик . Целью изобретения является расширение функциональных возможностей устройства за счет формирования ансамбля параллельных дискретно-частотных сигналов . Устройство для формирования последовательностей дискретно-частотных сигналов содержит семь счетчиков, формирователь остатков, регистр, регистр сдвига, мультипликатор, блок выдачи дискретно-частотных сигналов, четыре триггера, два шифратора, два блока сумматоров по модулю-два, блок установки начального состояния , генератор тактовых импульсов, блок памяти, группу блоков памяти, семь групп элементов И, две группы элементов ИЛИ, два элемента И и два элемента ИЛИ, соединенные между собой функционально. 1 ил. ел с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з 6 06 F 15/20

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГоспАтент сссР}

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛ ЬСТВУ

k (21) 4941739/24 (22) 03,06.91 (46) 07,06.93. Бюл. М 21 (72) Ю.В.Стасев, И.В.Зотов, К.П.Солнцев, Н.В Jlастуxов и И.Г.Томилин (56) Авторское свидетельство СССР

М 1444801,-кл. 6 06 F 1 /20, 1987.

Авторское свидетельство CCCPN. 1541627, кл. G 06 F 15/20, 19М. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ, ПОСЛЕДОВАТЕЛЬНОСТЕЙ ДИСКРЕТНОЧАСТОТНЫХ СИГНАЛОВ (57) Изобретение относится к вычислитель- . ной технике и может быть использовано в устройствах формирования последовательностей дискретно-частотных сигналов, несущих в своей структуре большую степень неопределенности вида формы, длительноИзобретение относится к вычислитель. ной технике и может быть использовано в устройствах формирования последовательностей дискретно-частотных сигналов, несущих в своей структуре большую степень неопределенности вида формы, длительности сигналов и их ансамблевых характеристик.

Целью изобретения является расширение функциональных возможностей устройства за счет формирования ансамбля параллельных дискретно-частотных сигналов.

Функциональная схема устройства представлена на чертеже.

Устройство содержит первый счетчик 1, формирователь 2 остатка, регистр 3, мульти„, «Ы„„1820393 А1 сти сигналов и их ансамблевых характеристик. Цепью изобретения является расширение функциональных возможностей устройства за счет формирования ансамбля параллельных дискретно-частотных сигналов. Устройство для формирования последовательностей дискретно-частотных сигналов содержит семь счетчиков, формирователь остатков, регистр, регистр сдвига, мультипликатор, блок выдачи дискретно-частотных сигналов, четыре триггера, два шифратора, два блока сумматоров по модулю,два, блок установки начального состояния, генератор тактовых импульсов, блок памяти, группу блоков памяти, семь групп элементов И, две группы элементов ИЛИ, два элемента И и два элемента ИЛИ, соединенные между собой функционально. 1 ил. пликатор 4, блок 5 выдачи дискретно-частотных сигналов, второй счетчик 6, тгервый триггер 7, первую группу элементов И

81-8m, вторую группу элементов И 9> — 9>, первую группу элементов ИЛИ 101 — 10>, первый блок 11 сумматоров по модулю два, третью группу элементов И 121-12П, третий счетчик 13, второй триггер 14, вторую группу элементов ИЛИ 15 — 15>, первый шифратор

16, четвертый счетчик 17, элемент ИЛИ 18, пятый счетчик 19. четвертую группу элементов И 201 -20п, блок 21 памяти, пятую группу элементов И 22 — 22», группу блоков

23> — 23», шестую группу элементов

И241 — 24», второй шифратор 25, второй блок 26 сумматоров по модулю два, седьмую группу элементов И 27> — 27, регистр 28

1820393 сдвига. блок 29 установки начального состояния, первый элемент И 30. генератор 31 тактовых импульсов, третий триггер 32, шестой счетчик 33, второй элемент ИЛИ 34, четвертый триггер 35, второй элемент И 36, седьмой счетчик 37, соединенные между собой функционально.

Устройство работает следующим образом, Первоначально счетчики 6, 13, 17, 19, 33, 37 находятся в нулевом состоянии, триггеры

7, 14 — в единичном, а триггеры 32, 35 — в нулевом.

Перед началом работы в мультипликатор 4 записываетсядвоичный код числа первообразного элемента 6 соответствующего поля Галуа GF(Pi), код числа Pt элементов поля GF(P>).

Подачей импульса "Начало работы" на первые входы мультипликатора 4 и блока 5 выдачи дискретно-частотных сигналов устройство включается в работу, на основании этого импульса блок 5 выдачи дискретно-частотных сигналов начинает выдавать тактовые импульсы по своему прямому первому выходу. На основании данных импульсов мультипликатор умножает 6 на единицу, а по окончании умножения выдает по своему первому выходу импульс установки в исходное состояние на счетчик 1 и регистр 3 и затем каждый тактовый момент выдает в формирователь 2 код результата умножения. Формирователь 2 формирует остаток от числа по модулю Pi и выдает результат в регистр 3. Последний выдает остаток по модулю на выходы мультипликатора 4. Этот остаток результата умножения единицы на

9 по Модулю Pi и является первым элементом а1 мультипликативной группы поля Галуа

GF(Pt).

Мультипликатор 4 выдает первый элемент а на информационные входы блока

21 памяти через открытые элементы

È12i-12m третьей группы, элементы ИЛИ

151 — 15, открытые элементы И 8> — Bm первой группы и элементы ИЛИ 10> — 10 . В то же время числа в двоичном коде поступают на первый вход блока 11 сумматоров по модулю два, нэ второй вход которого поступает код числа Рь В блоке 11 сумматоров по модулю два происходит поразрядное суммирование двоичных чисел без переноса, что соответствует вычитанию числа ав из Рь

Триггер 7 под воздействием импульса со счетчика 6, который считает по модулю

К1, где K1 — число тактов, необходимое для записи числа ав в блок 21 памяти, переходит в нулевое состояние, запирает группу злементов И 81- 8в и открывает группу элементов И 9> — 9 . Через открытую группу элементов И 91 — 9 и элементы ИЛИ 101 — 10п1 код числа a(Pi — 1)/2+n поступает на информационный вход блока 21 памяти.

Триггер 14 под воздействием импульса со счетчика 13, который считает по модулю

К2, где К2 — число тактов, необходимое для записи а> и a(Pi — 1)/2+n в блок 21 памяти

10 (К2 ) К1), переходит в нулевое состояние, запирает третью группу элементов И

121 — 12m и открывает четвертую группу элементов И 20> — 20m, Через открытую группу элементов И 20> - 20п, элементы ИЛИ

151-15m код числа а(Р— 1) — n поступает на первый вход блока 11 сумматоров по модулю два, на второй вход которого поступает код числа Pt.

В блоке 11 производится нахождение

20 кода числа à (P — 1) — n — (P — 1)/2 - a(Pi—

-1)/2 — n. После поразрядного суммирования по модулю два код числа э(Р— 1)/2 — n через открытые элементы И 9> — 9 второй группы, элементы ИЛИ 101 — 10п поступает в блок 21 памяти.

По истечении КЗ тактов, где КЗ вЂ” число тактов, необходимое для нахождения и записи ав, a(Pi — 1)/2+n и a(Pi — 1)/2 — n элементов поля Галуа GF(P ), считчик 19 выработает

30 нэ своем выходе импульс, который через элемент ИЛИ 18 переводит триггер 7 в нулевое состояние. Тем самым код числа

a(Pi — 1)- и начинает поступать на информационные входы блока 21 памяти через открытые элементы И 20> — 20п1, элементы

ИЛИ 15 — 15п1. элементы И 81-8m, элементы

ИЛИ 10 — 10m, По истечении К4 такта, где

К4 — число тактов. необходимое для нахождения и записи an, а(р -1)/2+n, э(Р— 1)/2 — n, 40 a(Pi — 1) — n элементов поля GF(Pi), счетчик

17 переводит триггер 14 в начальное состояние, Сигнал "Конец умножения" с первого выхода мультипликатора 4 переводит счетчик 1 и регистр 3 в нулевое состояние, Далее в мультипликаторе 4 нэ следующем этапе происходит умножение а1 элемента поля Галуа на первообразный элемент 6l . Таким образом повторяется укаэ "ííûé цикл операций и формируются последующие элементы мультипликэтивной группы поля

GF(P ). В результате нэ информационном входе блока 21 памяти появляется последовательность элементов мультипликэтивной группы поля GF(Pi).

Последовательность элементов мультипликативной группы базового сигнала хранится в блоке 21 памяти.

При необходимости считывания элементов одного из ансамбля cull íaëoâ нэ вто 1820393

ÇQ

50 рой вход триггера 32 подается импульс со счетчика 17, который переводит триггер 32 в единичное состояние и открывает элемент

И ЗО. Через открытый элемент И 30 поступают тактовые импульсы с генератора 31 тактовых импульсов на вход счетчика ЗЗ, который считает по модулю К5, где К5— ,число тактов, необходимое для образования

1024 элементов псевдослучайной последовательности регистром 28 сдвига (К5 =

=h К4),и поступают на все входы ячеек регистра 28 сдвига. Предварительно по импульсу "Начало работы", поступающему на первые входы мультипликатора 4 и на вход блока 29 установки начального состояния, с выхода блока 29 поступает импульс, устанавливающий в исходное состояние ячейки регистра 28 сдвига. Тактовые импульсы запуска, поступающие на вторые входы седьмой группы элементов И 271 — 27П, открывают Nx. Через открытую группу элементов И 27> — 27 поступают двоичные символы с выходов триперных ячеек сдвигающего регистра 28 на входы сумматора 26 по модулю два. Сигнал с выхода сумматора

26 поступает на вход сдвига регистра 28 и устанавливает его в новое состояние.

Элементы псевдослучайной последовательности aI, нахождение кодов которых осуществляется в шифраторе 25 (алгоритм функционирования-которого аналогичен алгоритму функционирования шифратора 16), с выходов триггерных ячеек сдвигающего регистра 28 поступа1ат на адресные входы блока 21 памяти. 3

Тактовые импульсы запуска, поступающле «а вторые входы 1- К группы элементов

И 22> — 22к и на входы элемента ИЛИ 34, открывают пятую группу элементов И

22> — 22, Через элемент ИЛИ 34 с входов

1 — К импульс запуска, поступая на первый вход триггера 35., переводит его в единлчное состояние и открывает элемент И 36.

Через открытый элемент И 36 поступают тактовые импульсы с генератора 31 такто- 4 вых импульсов на вход счетчика 37, который считает по модулю К 6, где К 6 — число тактов, необходимое для считывания из блока 21 памяти элементов базового дискретно-частотного сигнала, и поступают на вход разрешения считывания блока 21 памяти.

Под действием тактовых импульсов происходит считывание из блока 21 памяти элементов базового дискретно-часто ного сигнала по адресу, сформированному псев- 5 дослучайной последовательностью. Через открытые элементы И 221-22к пятой группы элементы дискретно-частотного сигнала ал, a(PI — 1)/2+ и и a(PI — 1)/2 — и постУпают на информационные входы группы блоков

23> — 23к памяти. Тактовые импульсы запуска, поступающие на первые входы 1 — К шестой группы элементов И 24 — 24,, открывают эти элементы. Через открытую группу элементов И 241 — 24к с генератора

31 тактовых импульсов на входы разрешения считывания блоков 231 — 23к памяти поступают тактовые импульсы, под действием которых происходит считывание групп элементов дискретно-частотного сигнала

an, a(PI — 1)/2+ п и а(Р— 1)/2 — и, которые поступают на информационные входы блока 5 выдачи дискретно-частотных сигналов.

По истечении К5 тактов, где К5 — число тактов, необходимое для образования 1024 элементов псевдослучайной последовательности регистров 28 сдвига, счетчик 33 переводит триггер 32 в начальное состояние. По истечении К6 тактов, где K6 — число тактов, необходимое для считывания из блока 21 памяти элементов базового длскретно-частотного сигнала, счетчик 37 переводит триггер 35 в начальное состояние.

Последовательность параллельных двоичных кодов остатков поступает в блок

5, где происходит образование сложных сигналов в соответствии с информацией мадуля PI.

Формула изобретения

Устройство для формирования последовательностей дискретно-частотных сигналов, содержащее первый — пятый счетчики, формирователь остатков, регистр, мультипликатор, блок выдачи дискретно-частотных сигналов, первый блок сумматоров по модулю два. первый и второй триггеры, первую — четвертую группы элементов И, первую и вторую группы элементов ИЛИ, первый шифратор и первый элемент ИЛИ, причем выход окончания умножения мультипликатора соединен с входами обнуления регистра и первого счетчика, вход запуска устройства соединен с входами заг1уска мультипликатора и блока выдачи дискретночастотных сигналов, выход тактового сигнала которого соединен со счетными входами первого и второго счетчиков и входами синхронизации регистра и мультипликатора, последовательный выход данных которого соединен с последовательным входом записи данных формирователя остатков, первый и второй параллельные входы записи данных которого обьединены соответственно с выходами данных первого счетчика и регистра, выход данных которого соединен с информационным входом мультипликатора, вход задания кода размерности поля Галуа которого соединен с первым входом перво1.820393 8

15

40

ro блока сумматоров по модулю два и является первым входом задания режима устройства, второй вход задания режима которого соединен с входом задания кода числа первообразного элемента поля Галуа мультипликатора, выход данных формирователя: остатков соединен с информационным входом регистра, разряды второго входа первого блока сумматоров па модулю два соединены с первыми входами элементов И первой группы, вторые входы которых соединены с прямым входом первого триггера, инверсный выход которого соединен с первыми входами элементов И второй группы, вторые входы которых соединены с разрядами выхода первого. блока сумматоров по модулю два, выходы элементов И первой группы соединены с первыми входами элементов ИЛИ первой группы, втарйе входы которых соединены с выходами элементов

И второй группы, выходы элементов ИЛИ первой группы соединены с информационным входом блока выдачи дискретно-частотных сигналов, выход которого является выходом дискретно-частотного сигнала устройства, выход переполнения второго счетчика соединен с входом сброса первого триггера, первый вход первого элемента

ИЛИ соединен с входом абнуленил первого счетчика, а выход первого элемента ИЛИ соединен с входом установки в "1" первого . триггера, выход тактового сигнала блока выдачи дискретно-частотных сигналов соединен са счетными входами третьего, четвертого и пятого счетчиков, выход переполнения которого соединен с вторым входом первого элемента ИЛИ, выход переполнения третьего счетчика соединен с входом сброса второго триггера, первый вход установки в "1" которого соединен с выходом переполнения четвертого счетчика, второй входустановки в "1" второгатриггера соединен с управляющим выходом мультипликатора, выход данных которого соединен с первыми .входами элементов И третьей группы и входом первого шифратора, выход которого соединен с первыми входами элементов И- четвертой группы, выходы элементов И третьей и четвертой групп соединены соответственно с первыми и вторыми входами элементов ИЛИ второй группы, выходы которых соединены с первыми входами элементов И первой группы, прямой выход второго триггера соединен с вторыми входами элементов И третьей группы, а инверсный — с вторыми входами элементов И четвертой группы, а т л и «ющ е е с я тем, чта, с целью расширения функциональных возможностей устройства . аа счет. формирования ансамбля параллельных дискретно-частотных сигналов, в него введены блок памяти, пятая, шестая и седьмая группы элементов И, группа блоков памяти, второй шифратор, второй блок сумматоров по модулюдва, регистр сдвига, блок установки начального состояния, первый и второй элементы И, генератор тактовых импульсов, третий и четвертый триггеры, шестой и седьмой счетчики, второй элемент ИЛИ, причем информационные входы блока памяти соединены с выходами элементов ИЛИ первой группы, адресный вход блока памяти соединен с выходом второго шифратора, а вход разрешения считывания соединен с входом седьмого счетчика и выходам второго элемента И, первые входы элементов И пятой группы соединены с выходом блока памяти, а входы первой группы тактовых импульсов запуска устройства соединены с BTopbfMH входами элементов И плтой группы, выходы которых соединены с информационными входами блоков памяти группы, входы разрешения считывания которых соединены с выходами элементов И вестой группы, а выходы блоков памяти группы соединены с информационными входами блока выдачи дискретно-частотных сигналов, первый выход генератора тактовых импульсов соединен с первым входом второго элемента И и первыми входами элементов И шестой группы, вторые входы которых соединены с входами второй группы тактовых импульсов запуска устройства, информационные входы второго шифратора соединены с выходами регистра сдвига и первыми входами элементов И седьмой группы, вторые входы которых соединены с входами третьей группы тактовых импульсав запуска устройства, а выходы элементов

И седьмой группы соединены с входами второго блока сумматоров по модулю два, выход которого соединен с входом разрешения сдвига регистра сдвига, информационный вход которого соединен с выходом первого элемента И и счетным входом шестого счетчика, а установочный вход регистра сдвига соединен с выходом блока установки начального состолнил, вход которого соединен с входом запуска устройства, второй выход генератора тактовых импульсов соединен с первым входом первого элемента И, второй вход которого соединен с выходом третьего.триггера, вход установки в "О" катарага соединен с выходом шестого счетчика, а вход установки в "1" третьего триггера соединен с выходом четвертого счетчика, входы emporo элемента ИЛИ соединены с вторыми входами элементов И пятой группы, выход второго элемента ИЛИ соединен с входом установки в "1" четвер-.

1820393

Составитель В. Гусев

Редактор С. Кулакова Техред M.Ìîðãåíòàë Корректор Н, Король

Заказ 2031 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва. Ж-З, Раушская нлб., 4/5

Производственно-издательский комбинат "Па1,.н-", г. у:;город, ул.Гагарина, 101 того триггера. вход установки в "0" которого выход четвертого триггера соединен с втосоединен с выходом седьмого счетчика. а рым входом второго элемента И,