Устройство для измерения угловой скорости

Устройство для измерения угловой скорости

Реферат

 

1. Устройство для измерения угловой скорости по авт.св. N 1605776, отличающееся тем, что, с целью повышения точности измерения, в него введены третий и четвертый синхронные детекторы, первый, второй, третий и четвертый фильтры нижних частот, блок вычисления ошибки и блок коррекции кода, управляющие входы третьего и четвертого синхронных детекторов подключены к выходу второго генератора возбуждения, входы первого фильтра нижних частот и третьего синхронного детектора соединены с выходом первого синхронного детектора, входы четвертого фильтра нижних частот и четвертого синхронного детектора соединены с выходом второго синхронного детектора, а выход третьего синхронного детектора соединен с входом второго фильтра нижних частот, выход четвертого синхронного детектора соединен с входом третьего фильтра нижних частот, выход первого фильтра нижних частот соединен с первым входом блока вычисления ошибки, выход второго фильтра нижних частот соединен с третьим входом блока вычисления ошибки, выход третьего фильтра нижних частот соединен со вторым входом блока вычисления ошибки, выход четвертого фильтра нижних частот соединен с четвертым входом блока вычисления ошибки, управляющий вход которого подсоединен к управляющему выходу логико-цифрового блока, а выходная шина подключена к второму входу блока коррекции хода, первый вход которого соединен с выходной шиной логико-цифрового блока, причем выходная шина блока коррекции является выходом устройства.

2. Устройство по п.1, отличающееся тем, что блок вычисления ошибки выполнен на первом и втором аналоговых делителях, аналоговом мультиплексоре, аналого-цифровом преобразователе, первом, втором и третьем регистрах, цифровом мультиплексоре, сумматоре и цифровом делителе, первый и второй входы первого аналогового делителя и первый и второй входы второго аналогового делителя являются соответственно первым, вторым, третьим и четвертым входами блока вычисления ошибки, выходы первого и второго аналоговых делителей подсоединены к первому и второму входам аналогового мультиплексора, управляющий вход которого соединен с управляющими входами блока вычисления ошибки и цифрового мультиплексора, а его выход через аналого-цифровой преобразователь соединен с входами первого, второго и третьего регистров, выходы первого и второго регистров подсоединены к первому и второму входам цифрового мультиплексора, выход которого подключен к второму входу цифрового делителя, выход которого является входом блока.

3. Устройство по п.1, отличающееся тем, что блок коррекции кода состоит из регистра константы, первого и второго цифровых умножителей и сумматора, причем первым входом блока коррекции кода является вход первого цифрового умножителя, к второму входу которого подключен выход регистра константы, а выход подсоединен к первому входу сумматора и первому входу второго цифрового умножителя, второй вход которого является вторым входом блока коррекции кода, а выход подсоединен к второму входу сумматора, выход которого является выходом блока коррекции кода.