Устройство для измерения спектральных параметров радиосигналов

Устройство для измерения спектральных параметров радиосигналов

Реферат

 

Использование: радиотехнические измерения. Сущность изобретения: устройство содержит дисперсионный анализатор спектра, линию задержки, амплитудные детекторы, компараторы, пиковый детектор, делитель напряжения, измеритель временных интервалов, синхронизатор, селектор длительности, формирователь импульсов, элемент И, сдвиговый регистр. 1 з.п. ф-лы, 3 ил.

Изобретение относится к радиотехническим измерениям и предназначено для вычисления средней частоты и ширины спектра радиосигналов. Целью изобретения является повышение достоверности измерения путем обеспечения возможности обработки нескольких одновременно действующих входных радиосигналов. На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 2 структурная схема измерителя временных интервалов (для определенности положено N 3); на фиг. 3 временные диаграммы, поясняющие работу устройства. На фиг. 1 3 приняты следующие обозначения: 1 дисперсионный анализатор спектра, 2 линия задержки, 3-1, 3-2 1-й и 2-й амплитудные детекторы, 4-1, 4-2 1-й и 2-й компараторы, 5 пиковый детектор, 6 делитель напряжения, 7 измеритель временных интервалов, 8 синхронизатор, 9 селектор длительности, 10-1, 10-2 1-й и 2-й формирователи импульса, 11 элемент И, 12 сдвиговый регистр. На фиг. 2 приняты следующие обозначения: 13 демультиплексор, 14 кольцевой регистр, 15-1, 15-2, 15-3 1-й, 3-й измерители задержки, 16-1, 16-2, 16-3 1-й, 3-й измерители длительности, 17-1, 17-2, 17-3 1-й, 3-й сумматоры, 18 блок индикации. На фиг. 3 приняты следующие обозначения: 19 сигналы на входах 2-го компаратора, 20 сигнал на выходе 2-го компаратора, 21 сигнал на выходе селектора длительности, 22 сигнал на выходе 1-го формирователя импульса, 23 сигналы на входах 1-го компаратора, 24 сигнал на выходе 1-го компаратора, 25 сигнал на выходе сдвигового регистра, 26 сигнал на выходе 2-го формирователя, 27 сигнал на выходе элемента И. Предлагаемое устройство содержит последовательно включенные дисперсионный анализатор 1, линию задержки 2, амплитудный детектор 3-1 и компаратор 4-1, а также последовательно соединенные пиковый детектор 5 и делитель 6, выход которого подключен к второму входу компаратора 4-1. Вход пикового детектора 5 соединен с выходом анализатора 1, вход которого является входом устройства. Устройство содержит также измеритель временных интервалов 7 и синхронизатор 8, соответствующие синхровыходы которого соединены с синхровходами дисперсионного анализатора 1 и измерителя временных интервалов 7. В состав устройства входят также последовательно включенные второй амплитудный детектор 3-2, второй компаратор 4-2, селектор длительности 9 и формирователь импульса 10-1, выход которого соединен с обнуляющим входом пикового детектора 5, а также последовательно включенные второй формирователь 10-2 и элемент И (11), выход которого соединен с входом блока 7. Устройство содержит также сдвиговый регистр 12, вход которого подключен к выходу компаратора 4-1, а выход к второму входу элемента И, причем вторые входы компараторов 4-1 и 4-2 объединены, вход амплитудного детектора 3-2 подключен к выходу дисперсионного анализатора 1, а тактовый вход сдвигового регистра 12 соединен с тактовым входом измерителя 7 и тактовым выходом синхронизатора 8. В свою очередь, измеритель временных интервалов 7 содержит демультиплексор 13 и кольцевой регистр 14, входы которых объединены и являются сигнальным входом измерителя 7, а выходная шина регистра 14 подключена к адресному входу демультиплексора 13. В состав измерителя временных интервалов входят также N измерителей задержки 15-1,15-N (на фиг. 2 N 3), N измерителей длительности 16-1,16-N, N сумматоров 17-1,17-N, причем соответствующие входы сумматоров 17-i (i 1,2,N) подключены к выходам измерителей задержки 15-i и измерителей длительности 16-i, входы которых объединены и подключены к i-му выходу демультиплексора 13. Измеритель 7 содержит также блок индикации 18, синхровход которого подключен к установочным входам всех измерителей задержки и длительности и является синхровходом блока 7, а соответствующие информационные входы соединены с выходами всех измерителей длительности 16-1,16-N и сумматоров 17-1,17-N, причем счетные входы всех измерителей 15 и 16 объединены и являются тактовым входом измерителя временных интервалов 7. Дисперсионный анализатор 1 (см. кн. Кочемасов В.Н. и др. Акустоэлектронные фурье-процессоры. М. Радио и связь, 1987, с.15 16, рис. 1.5) содержит последовательно соединенные преобразователь частоты (перемножитель) и дисперсионный ЛЧМ-фильтр, а также ЛЧМ- гетеродин, вход которого является управляющим входом дисперcионного анализатора, а выход подключен к второму входу преобразователя частоты, первый вход которого является сигнальным входом анализатора. Синхронизатор 8 содержит последовательно включенные генератор импульсов и элемент задержки (например, одновибратор), причем выход генератора соединен с синхровходом дисперсионного анализатора 1, а выход элемента задержки с синхровходом измерителя временных интервалов 7, а также генератор тактовых импульсов, выход которого подключен к тактовым входам измерителя 7 и сдвигового регистра 12. Компараторы напряжений выпускаются серийно в интегральном исполнении, например 597СА2 (см. кн. Аналоговые и цифровые интегральные схемы. Под ред. С. В.Якубовского. М. Радио и связь, 1985, с.314). Логические элементы И, демультиплексоры и сдвиговые регистры также выпускаются в интегральном исполнении, например, серии 530, 555 (см. последнюю книгу, с.77, 94). Кольцевой регистр, называемый также счетчиком по модулю числа m, строится также на серийной интегральной базе (см. кн. Применение интегральных микросхем в электронной вычислительной технике. Под ред. Б.Н.Файзулаева. М. Радио и связь, 1985, с.104, рис. 5.28). Измерители задержки и длительности реализуются по известной схеме измерения временных интервалов, использующей метод заполнения измеряемого интервала счетными импульсами (см. кн. Хоровиц П. Хилл У. Искусство схемотехники. Т.2. М. Мир, 1984, с.372, рис.14.29а). Блок индикации представляет собой, например, ряд одинаковых узлов, количество которых равно числу регистрируемых параметров (для N 3 на фиг. 2 количество параметров и соответственно количество узлов равны шести). Каждый из узлов представляет собой подузел буферной памяти (реализуемый, например, на стандартных D-триггерах), дешифратор в семисегментный код (например, типа 133ПП4) и стандартные семисегментные индикаторы (например, АЛС324Б). Кроме того, в качестве блока индикации может использоваться цифровая ЭВМ с соответствующими устройствами сопряжения. Селектор длительности в простейшем случае представляет собой элемент задержки фронта (Авт.св. N 481127, БИ N 30, 1975). Он выполнен в виде элемента И, к первому входу которого подключен катод диода, а к второму входу подключен анод диода и конденсатор, второй вывод которого соединен с корпусной шиной, причем первый вход элемента И является входом, а выход элемента И выходом селектора. Фронт импульса на выходе такого селектора задержан относительно фронта входного импульса на величину t_c, определяемую параметрами диодно-конденсаторной времязадающей цепи, причем если длительность входного импульса меньше t_c, то отклик на выходе селектора не формируется. Формирователь импульса в простейшем случае представляет собой одновибратор (ждущий мультивибратор), имеющийся в составе интегральных микросхем серий 155, 555 (например, 555АГЗ. См. упомянутую кн. под ред. Б.Н.Файзулаева). Устройство работает следующим образом. На вход дисперсионного анализатора 1 (вход устройства) поступает радиосигнал. В результате на выходе блока 1 формируется высокочастотное колебание, огибающая которого соответствует спектру сигналов на входе устройства. На выходе амплитудного детектора 3-2 выделяется огибающая этого колебания, которая поступает на вход 1 компаратора 4-2 (фиг. 3 19, представлены два отклика от входных сигналов различной частоты и интенсивности). В компараторе 4-2 производится сравнение сигнала с выходов амплитудного детектора 3-2 и уменьшенного в два раза сигнала с выхода пикового детектора (коэффициент передачи делителя 6 здесь выбран равным 0,5). На выходе компаратора 4-2 формируются прямоугольные импульсы, высокий уровень которых соответствует превышению уровня сигнала на входе 2 над уровнем сигнала на входе 1 (фиг. 3 20). На выходе селектора 9 формируются импульсы, фронт которых задержан на время t_c относительно фронта входного импульса (фиг. 3-21). Импульсы, длительность которых меньше величины t_c, на выход селектора не проходят. Величина t_c выбирается исходя из априорно заданной максимальной длительности бокового лепестка (по уровню 0,5) откликов вида с выхода амплитудного детектора, т.е. определяется максимально возможной шириной спектра сигналов, обрабатываемых устройством. По фронту импульса на выходе селектора 9 запускается формирователь 10-1, который вырабатывает импульс длительностью t_ф1 (фиг. 3 22). Величина t_ф1 выбирается исходя из того условия, что должна быть больше максимальной длительности главного лепестка отклика вида , т.е. тоже определяется максимально возможной шириной спектра обрабатываемых сигналов. Импульс с выхода формирователя 10-1 поступает на обнуляющий вход пикового детектора 5, в результате чего в необходимые моменты времени происходит сброс напряжения на выходе пикового детектора (фиг. 3-19, 3-23). В компараторе 4-1 производится сравнение задержанного на время t_лз сигнала с выхода амплитудного детектора 3-1 с уменьшенным в два раза сигналом с выхода пикового детектора. Величина t_лз выбирается таким образом, что она должна быть больше максимальной длительности главного лепестка, но меньше, чем t_ф1. На выходе компаратора 4-1 формируются прямоугольные импульсы, высокий уровень которых соответствует превышению уровня сигнала на входе 1 над уровнем сигнала на входе 2 (фиг. 3-24). Эти импульсы задерживаются в цифровом сдвиговом регистре 12 на время t_р (фиг. 3-25). Величина t_р выбирается таким образом, чтобы фронт основных откликов (обозначены буквами А и В на фиг. 3-25) во всех возможных ситуациях оказывался задержанным относительно фронта соответствующего импульса на выходе селектора 9. Одновременно с формирователем 10-1 запускается формирователь 10-2, на выходе которого вырабатывается импульс длительностью t_ф2 (фиг. 3-26). Величина t_ф2 выбирается исходя из максимально возможной длительности основного отклика на выходе сдвигового регистра 12. На входы элемента И (11) поступают импульсы с выходов формирователя 10-2 и соответственно регистра 12, в результате чего с выхода элемента 11 на вход измерителя временных интервалов 7 проходят только импульсы, характеризующие главные лепестки импульсных откликов вида c выхода амплитудного детектора 3-1. Рассмотрим работу измерителя временных интервалов 7. На управляющий вход блока 7 поступает от синхронизатора 8 импульс, определяющий интервал времени, в пределах которого появляются импульсы с выхода элемента И. По фронту управляющего импульса происходит установка измерителей задержки 15-1,15-3 и измерителей длительности 16-1,16-3 в исходное состояние. Кольцевой регистр 14 представляет собой в данном случае счетчик с коэффициентом пересчета К 3, он управляет демультиплексором 13 таким образом, что в зависимости от состояния регистра 14 вход демультиплексора скоммутирован на один из его выходов (предположим, первый). Поэтому первый прямоугольный импульс проходит через демультиплексор 13 на входы измерителей 15-1 и 16-1, где производится вычисление соответственно задержки и длительности по методу заполнения измеряемого интервала импульсами, поступающими на тактовый вход измерителя 7. В сумматоре 17-1 производится сложение цифровой информации с выхода блока 15-1, определяющей нижнюю граничную частоту первого спектра (фронт первого импульса на фиг. 3-27), с информацией, соответствующей половине ширины спектра (длительность того же импульса). Цифровой код, равный половине кода, сформированного на выходе узла 16-1, получается путем сдвига вправо на один разряд числа с выхода измерителя 16-1. В результате на выходе сумматора 17-1 устанавливается цифровой код, определяющий среднюю частоту. Эта информация, так же как информация о ширине спектра, поступает на соответствующие входы блока индикации 18. По срезу первого импульса (А), поступающего с выхода элемента И (фиг. 3-27), происходит сдвиг кольцевого регистра и поэтому второй импульс (В) с выхода элемента И (блок 11) поступает на входы измерителей 15-2 и 16-2, где производится измерение его параметров, т.е. измерение спектральных параметров второго спектра, информация о которых подается на соответствующие входы индикатора. По срезу второго импульса (В, фиг. 3 27) происходит сдвиг регистра 14 еще на один шаг, в результате чего измеритель 7 оказывается подготовленным к приему информации о третьем сигнале. Таким образом, по окончании цикла работы ко всем входам блока индикации 18 оказывается приложенной цифровая информация о спектральных параметрах нескольких сигналов. По срезу управляющего импульса на синхровходе измерителя 7 происходит запись информации в блок индикации 18, где и производится ее регистрация. Предлагаемое устройство отличается от прототипа большей достоверностью измерения за счет возможности обработки нескольких одновременно поступающих на его вход сигналов с неперекрывающимися спектрами. Так, при обработке с помощью устройства-прототипа (фиг. 4) на выходе делителя 6 появляется сигнал, равный 0,5 от сигнала с выхода пикового детектора 5. Этот сигнал в данном случае определяется первым спектром, максимальным по амплитуде. В результате этого сравнение в компараторе 4 будет произведено только для первого спектра, а второй сигнал будет пропущен.

Формула изобретения

1. Устройство для измерения спектральных параметров радиосигналов, содержащее последовательно включенные дисперсионный анализатор спектра, линию задержки, амплитудный детектор и компаратор, а также последовательно соединенные пиковый детектор и делитель, выход которого подключен к второму входу компаратора, причем вход пикового детектора соединен с выходом дисперсионного анализатора, вход которого является входом устройства, измеритель временных интервалов и синхронизатор, соответствующие синхровыходы которого соединены с синхровходами дисперсионного анализатора и измерителя временных интервалов, отличающееся тем, что, с целью повышения достоверности измерения путем обеспечения возможности обработки нескольких одновременно действующих сигналов, в него введены последовательно включенные второй амплитудный детектор, второй компаратор, селектор длительности и формирователь импульса, выход которого соединен с обнуляющим входом пикового детектора, а также последовательно включенные второй формирователь и элемент И, выход которого соединен со входом измерителя временных интервалов, и сдвиговый регистр, вход которого подключен к выходу порогового компаратора, а выход ко второму входу элемента И, причем вторые входы компараторов объединены, вход второго амплитудного детектора подключен к выходу дисперсионного анализатора, а тактовый вход сдвигового регистра соединен с тактовым входом измерителя временных интервалов и тактовым выходом синхронизатора. 2. Устройство по п. 1, отличающееся тем, что измеритель временных интервалов содержит демультиплексор и кольцевой регистр, входы которых объединены и являются сигнальным входом измерителя, а выходная шина кольцевого регистра подключена к адресному входу демультиплексора, N измерителей задержки, N измерителей длительности, N сумматоров, причем соответствующие входы I-х сумматоров подключены к выходам I-х измерителей задержки и I-х измерителей длительности, входы которых объединены и подключены к I-му выходу демультиплексора (I 1,2, N), и блок индикации, синхровход которого подключен к установочным входам всех измерителей задержки и длительности и является синхровходом измерителя временных интервалов, а соответствующие информационные входы соединены с выходами всех измерителей длительности и сумматоров, причем счетные входы всех измерителей задержки и длительности объединены и являются тактовым входом измерителя временных интервалов.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3

MM4A Досрочное прекращение действия патента Российской Федерации на изобретение из-за неуплаты в установленный срок пошлины за поддержание патента в силе

Номер и год публикации бюллетеня: 29-2000

Извещение опубликовано: 20.10.2000