Генератор @ -фазных синусоидальных кодов

Генератор @ -фазных синусоидальных кодов

Иллюстрации

Показать все

Реферат

 

Устройство .содержит циклический задатчик адреса (2), в циклическом порядке подключает постоянное запоминающее устройство (1), управляемой задержки (3, 4, 5). конъюнктуры (6, 7, 8). источник-импульсов

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

n>>s Н 02 M 1/08

ГОсудАРстВенюе пАтентнОе

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ПАТЕНТУ

Ф

° ° (21) 4948258/07, (22) 24.06.91 (46) 23;08,93. Бюл. N. 31 (71) Московский энергетический институт (72) Е.Е.Чаплыгин и Хаммами Усама (САР) (73) Е,Е.Чаплыгин и Хамами Усама (CAP) (56) Авторское свидетельство СССР

N. 1185545, кл. Н 02 М 7/00, 1984.

В.А.Бизиков и др, Системы управления тиристорными .преобразователями. M.: . Энергоатомиздат, 1981, с. 48-64.

3. Авторское свидетельство СССР.

t4 1244769, кл, H 02 М 7/00, 1984;

„„5U 1836792 АЗ (54) ГЕНЕРАТОР m-ФАЗНЫХ СИНУСОИДАЛ НЫХ О Оа (57) Устройство. содержит циклический задатчик адреса (2), в циклическом порядке подключает постоянное запомийающее устройство (1), управляемой задержки (3, 4, 5), коньюнктфры (6, 7, 8), источник-импульсоя (13), счетчики (9, 10, 11), источник импульсов (12), 2 ил.!. ! ! еюпвЬ 00, (лЭ о

Ч

О Э

1836792

35

Изобретение относится к области преобразовательной техники и предназначено для использования в цифровых и микропроцессорных устройствах управления автономных инверторов, преобразователей частоты и инверторных компенсаторов реактивной мощности.

Целью изобретения является улучшение гармонического состава выходного сигнала., Структурная схема устройства представлена на фиг.1. Адресный вход постоянного запоминающего устройства 1 связан с циклическим задатчиком адреса 2, Выход постоянного запоминающего устройства 1 подключен ко входу m-канального многоразрядного демультиплексора 3, выходы которого подключены к управляющим входам узлов управляемой задержки 4, 5, 6, выходы которых через соответственно блоки совпадения 7, 8, 9 связаны со счетными входами счетчиков 10, 11, 12, установочные входы которых связаны с источником импульсов, задающих частоту, 13, к которому подключены также входы синхронизации циклического задатчика адреса 3 и m-канального многоразрядного демультиплексора 3 и установочные входы узлов управляемой задержки 4, 5, 6, Источник импульсов, задающих амплитуду связан с блоками совпадения 7, 8, 9. На фиг.2 представлены временные диаграммы: 15 — выходные импульсы источника импульсов, задающих частоту, 13; 16 — выходные импульсы источника импульсов, задающих амплитуду, 14;

17, 18, 19 — выходные сигналы узлов управляемой задержки 4, 5, 6; 20, 21, 22 — импульсы на выходе блоков совпадения 7, 8, 9; 24, 24, 25 — весовой эквивалент сигналов на выходе счетчиков 10, 11, 12 соответствен- но.

Принцип действия устройства заключается в следующем, Источник импульсов, задающих частоту, 13 формирует за период

2mn импульсов. Для определенности на фиг.2 принято m = 3, n = 2,При поступлении импульса 14 циклический задатчик адреса 2 задает очередной адрес на вход постоянного запоминающего устройства 1, выход которого через m-канальный многоразрядный демультиплексор 3 подключается к управляющему входу одного из узлов управляемой задержки. Аналогично друг за другом загружаются все узлы управляемой задержки 4, 5 и 6, причем с каждым последующим импульсом 14 в каждый управляемый узел задержки записывается следующее значение синусоиды. Отрицательные значения синусоиды представлены модулями, Сдвиг на угол 2 л/m между каналами обеспечивается работой циклического задатчика адреса. Таким образом на выходе узлов управляемой задержки 4, 5, 6 формируются сигналы с широтноимпульсной модуляцией 17, i8, 19.

Эти сигналы разрешают заполнение счетчиков 10, 11, 12 импульсами источника импульсов, задающих амплитуду, 14 (диаграмма

16). С приходом каждого импульса 15 каждый из счетчиков обнуляется. Таким образом перед каждым поступлением импульса

15 на каждом счетчике записан код, прямо пропорциональный частоте импульсов 16 и коду, записанному в постоянном запоминающем устройстве 1, Этот код является выходным сигналом устройства.

Таким образом, имея в постоянном запоминающем устройстве запись только од-. ной синусоидальной фракции, можно получать выходные сигналы любой амплитуды. Устройство легко реализуется. особенно при применении микропроцессорных компонентов, при этом узлы управляемой задержки и счетчики выполняются на основе

ИМС программируемых таймеров, а функ- . ции циклического задатчика адреса и m-канального многоразрядного мультиплексора выполняет микропроцессор. Качество выходного сигнала зависит в первую очередь от выбранного числа и.

Формула изобретения

Генератор m-фазных синусоидальных кодов, содержащий источник импульсов, задающих частоту, источник импульсов, эадающих амплитуду, m каналов, каждый из которых содержит счетчик, о т л и ч а ю щ и йс я тем, что, с целью улучшения гармонического состава выходного сигнала, он снабжен постоянным запоминающим устройством, запрограммированным по синусоидальному закону, циклическим задатчиком адреса и m-канальным многоразрядным демультиплексором, каждый канал снабжен блоком совпадения и узлом управляемой задержки, выход которого связан с первым входом блока совпадения, выход которого подключен к счетному входу счетчика, выход m-канального многораэрядного демультиплексора связан с управляющими входами узлов управляемой задержки, входы синхронизации циклического задатчика адреса и m-канального многозарядного демультиплексора, а также установочные входы узлов управляемой задержки и счетчиков связаны с выходом источника импульсов. задающих частоту, вторые входы блоков совпадения связаны с выходом источника импульсов, задающих амплитуду, а циклический задатчик адреса

1836792 подключен к входу m-канального многоразрядного демультиплексора; связан с адресным входом постоянного запоминающего устройства, выход которого

t

1

1

l5

t6 Ш

17

18

Ю

r1

Фиг. 2

Составитель Е. Чаплыгин

Редактор A. Мельникова Техред M.Ìoðãåíòàë Корректор Н; Ревская

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 3026 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5