Устройство для сопряжения измерительного прибора с цифровой вычислительной машиной

Устройство для сопряжения измерительного прибора с цифровой вычислительной машиной

Иллюстрации

Показать все

Реферат

 

Использование: для сопряжения преобразователей аналоговой информации с цифровой вычислительной машиной. Сущность: устройство содержит элементы 1, 2, 3, 4 задержки , элементы И 5, 6. 7, триггеры 8, 9, регистры 10, 11. генератор 12 импульсов, аналого-цифровой преобразователь 13, коммутатор 14. 1 ил.

СОЮЗ СОВЕ ГСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУВЛИК

1837276 Al (sr>s G 06 F 3/05, 13/00

Г СУДАРСТВЕННОЕ ПАТЕНТНОЕ

В ДОМСТВО СССР (Г ОСПАТЕНТ СССР) "ЧР фпИСАНИЕ ИЗОБРЕТЕНИЯ

К : АВТОРСКОМУ С В ИДЕТ ЕЛ Ь СТВУ !

1 (211) 4890283/24 (22) 10.12.90 (6) 30.08.93. Бюл.М 32 (1) Пермское научно-производственное о ъединение "Парма" (2) Н.И.Артамов и В.И.Киселев (6) Авторское свидетельство СССР

1425645, кл. G 06 F 3/05, 1987.

Авторское свидетельство СССР

10 l3940, кп. G 06 F 13/00, 1981, (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ИЗМЕРИТЕЛЬНОГО ПРИБОРА С ЦИФРОВОЙ

ВЫЧИСЛИТЕЛЬНОЙ МАШИНОЙ (57) Использование: для сопряжения преобразователей аналоговой информации с цифровой вычислительной машиной. Сущность; устройство содержит элементы 1, 2, 3, 4 задержки, элементы И 5, 6, 7, триггеры 8, 9, регистры 10, 11, генератор 12 импульсов, аналого-цифровой преобразователь 13, коммутатор 14, 1 ил, 1837276

Изобретение относится к вычислительной технике и может быть использовано для сопряжения преобразователей информации с цифровой вычислительной машиной (ЦВМ).

Целью изобретения является повышение надежности устройства.

На чертеже приведена структурная схема устройства.

Устройство содержит четыре элемента

1, 2, 3, 4 задержки, первый 5, третий 6, второй 7 элементы И, первый 8, второй 9 триггеры, первый регистр 10, второй регистр 11, генератор 12 импульсов, аналогоцифровой преобразователь 13, коммутатор

14, вход 15 запроса, выход 16 готовности и информационные выходы 17, Устройство работает следующим образом.

С приходом первого импульса с генератора 12 через открытый первый элемент И 5 происходит запуск аналого-цифрового преобразователя 13. По окончании преобразованил код числа, соответствующий значению измеряемого параметра, записывается в регистр 10, одновременно сигнал с выхода готогности аналпго-цифрового преобразователя 13 чеоез первый элемент 1 задержки пепеключает первый триггер 8, выходной сигнал которого запаещает дальнейшее прохождение импульсов через первый элемент И 5 на аналого-цифровой преобразователь 13 через второй элемент И

6, стробирует занесение содер>кимого perv,— стра 10 в регистр 11, подготавливает цепь для включения второго триггера 9 через трегий элемент И 7 по сигналу с входа 15 запроса. При этом второй триггер 9 включается только при условии наличия информации в буферном регистре 11, в противном случае прохождение сигнала запроса заблокировано да завершения процесса преобразования аналого-цифровым преобразователем 13.

С задержкой, определяемой третьим элементом 3 задержки (гз), на выходе 16 появляется сигнал, свидетельствующий о наличии на информационных выходах 17 коммутатора 14 кода с регистра 11. Изменение содер>кимого регистра 11 заблокирава«о все времл сьема информации с выходов устройства вторым элементом И 6, С задержкой (г>), определяемой четвертым элементам 4 задержки, второй триггер 9 переходит в исходное состояние. Первый триггер 8 в исходное состояние переводится с задержкой (tz), определяемой вторым элементом 2.

При этом всегда справедливы неравенства тг >т 1, т4 >тз, Одновременно с задержкой r4, обеспечивающей интервал времени т4 — тз, достаточной для завершения съема информации, осуществляется отключение коммутатора 14 от шины ЦВМ, Цикличность работы аналого-цифрового преобразователя 13 и цикличность съема информации ЦБМ обеспечиваются возвращением первого 8 и второго 9 триггеров в исходное состояние.

Таким образом, введение новых элементов и связей позволяет повысить надежность работы устройства за счет

15 исключения изменения содержимого регистра 11 в процессе сьема информации ЦВМ и сокращения аппаратурных затрат на реализацию устройства.

Формула изобретения

Устройство для сопряжения измерительного прибора с цифровой вычислительной машиной, содержащее аналого-цифровой преобразователь, первый и второй триггеры, первый, второй и

25 третий элементы задержки, коммутатор, первый и второй регистры, генератор импульсов, первый, второй и третий элементы

И, причем выход TellopeTope импульсов соединен с первым входом первого элемента И, выход которого соединеll с управляющим входом аналого-цифрового преобразователл, информационный вход которого явллетсл информационным входом устройства, выходы аналога-цифрового преобразователя соединены с входами первого регистра, выход готовности аналога-цифрового преобразователя соединен через первый опемент задержки с входом установки в ноль первого триггера, выход которого соединен

® с вторым входом первого элемента И, выходы второго регистра соединены с информационными входами коммутатОра, выходы которого являются информационными выходами устройства, выход второго элемента задержки соединен с входам установки в единицу первого трип ера, первый вход второго элемента И является входом запроса устройства, выход второго триггера соединен с первым входом третьего элемента И, выход третьего элемента задержки является выходом готовности устройства, о т л и ч а ащ е е с я тем, что, с целью повышения надежнастИ устройства, в него введен четвертый элемент задержки, выход второго триггера соединен с входами третьего и четвертого элементов задержки и управля ащим входом коммутатора, выход готовности аналого-цифрового преобразователя соединен с входом второго элемента задер>кки, 1837276 редактор Т.Юркова

Составитель И.Карнова

Техред М.Моргентал Корректор Е,Папп аказ 2865 Тираж Подписное

8НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101

ыход первого триггера соединен с вторыми ходами второго и третьего элементов И, ыход третьего элемента И соединен с вхоом записи второго регистра, информацирнные входы которого соединены с выходами первого регистра, выход четвертого элемента задержки соединен с входом установки в ноль второго триггера, вход установки в единицу которого соединен с вы5 ходом второго элемента И,