Устройство для решения дифференциальных уравнений

Устройство для решения дифференциальных уравнений

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РеспуБлик (я)я G 06 F 15/328

ОЕ ПАТЕНТНОЕ

CCP) (.й7

АНИЕ ИЗОБРЕТЕНИЯ

ОМУ С8ИДЕТЕЛЬСТВУ (2 ) 4921894/24 (2 ) 25,03.91 (4 ) 30.08,93, Бюл. № 32 (7 ) И.В. Калиенко, B,В. Хуторцев, А.Л. Дем чев и М.С, Минасян (5 ) Авторское свидетельство СССР

¹ 1290347, кл, G 06 F 15/32, 1983, Авторское свидетельство СССР

¹ 1633421, кл, G 06 F 15/328, 1989. (5 ) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ДИФФ РЕНЦИАЛЬНЫХ УРАВНЕНИЙ (5 ) Изобретение относится к вычислительно технике и может быть использовано при по троении аналого-цифровых интегрирующ х машин и специализированных процесИзобретение относится к вычислитель( ной технике и может быть использовано при построении аналого-цифровых интегриру щих машин и специализированных пр цессоров, предназначенных для модели ования динамических процессов и (или) ре ения систем дифференциальных уравне ий.

Цель изобретения — повышение точност моделирования решения неоднородной си темы дифференциальных уравнений с пе еменными коэффициентами в виде непр рывной функции времени.

На чертеже изображена структурная сх ма предлагаемого устройства.

1 Устройство содержит первый 1, второй

2, ретий 3 блоки буферной памяти, первый 4 второй 5 умножители, первый 6 суммато, синхронизатор 7, первый 11, второй 10, тр тий 9 и четвертый 8 блоки памяти, первы 15, второй 14, третий 13 и четвертый 12... Ж,, 1837318 Al соров, предназначенных для моделирования динамических процессов и (или) решения систем дифференциальных уравнений.

Целью изобретения является расширение функциональных воэможностей эа счет решения неоднородной системы дифференциальных уравнений с переменными коэффициентами и формирования найденного решения в виде непрерывной функции времени. Устройство содержит синхрогенератор, семь блоков памяти, шесть сумматоров, шесть умножителей, счетчик, квадратор, генератор пилообразного напряжения и четыре цифроаналоговых преобразователя, 1 ил. цифроаналоговые преобразователи, третий

19, четвертый 18, пятый 17 и шестой 16 сумматоры, третий 22, четвертый 21, пятый 20 умножители, второй 23 сумматор, генератор пилообразного напряжения 24, шестой 25 умножитель, квадратор 26, счетчик 27. первый 28, второй 29, третий 30, четвертый 34, пятый 33, шестой 32 и седьмой 31 информационные входы устройства вход запуска 35 устройства, вход "минус единица" 36, информационный выход 37 устройства, первый 38 и второй 39 выходы канала времени, Входы начальной установки первого t, второго 2 и третьего 3 блоков буферной памяти подключены соответственно к первому 28, второму 29, третьему 30 информационным входам устройства, Выход первого 1 блока буферной памяти соединен с первым информационным входом первого 4 умножителя, выход которого подключен к первому информационному входу первого 6 сумма1837318 тора. Выход второго 2 блока буферной памяти соединен с первым информационным входом второго 5 умножителя, выход которого подключен ко второму информационному входу первого 6 сумматора, третий информационный вход которого соединен с выходом третьего 3 блока буферной памяти.

Четвертый 34, пятый 33, шестой 32 информационные входы устройства подключены к входам начальной установки соответственно первого 11, второго 10 и третьего 9 блоков памяти, выход которого соединен со вторым информационным входом первого 4 умножителя, информационными входами третьего 13 цифроаналогового преобразователя (ЦАП) и второго 10 блока памяти, выход которого соединен с информационным входом первого 15 ЦАП, выход которого подключен к первым входам третьего 19, четвертого 18, пятого 17 сумматоров. Выход второго ЦАП подключен ко вторым входам третьего 19 и пятого 17 сумматоров. Выход третьего 13 ЦАП подключен к второму входу четвертого 18 сумматора и к третьим входам третьего 19 и пятого 17 сумматоров, выход которого соединен с первым входом четвертого 21 умножителя, выход которого подключен к третьему входу второго 23 сумматора, первый вход которого соединен с выходом третьего l9 сумматора, а второй вход соединен с выходом третьего 22 умножителя, первый вход которого соединен с выходом четвертого 18 сумматора. Выход второго 23 сумматора является информационным выходом 37 устройства. Управляющий вход синхрогенератора 7 подключен к входу запуска 35 устройства. Второй выход

7.2 синхрогенератора 7 подключен к входам. считывания первого 1 и второго 2 блоков буферной памяти и к первым управляющим входам первого 4 и второго 5 умножителей, вторые управляющие входы которых соединены с входом считывания третьего 3 блока буферной памяти, третьим 7.3 выходом синхрогенератора 7 и с первым управляющим входом первого 6 сумматора, второй управляющий вход которого соединен, с входами считывания/установки первого 11, второго

10 и третьего 9 блоков памяти и четвертым выходом 7;4 синхрогенератора 7, первый выход которого соединен с входом синхронизации генератора пилообразного напряжения (ГПН) 24 и счетным входом счетчика

27, вход начальной установки которого соединен с входом "минус единица" 36 устройства, а выход является первым 38 выходом канала времени. Выход ГПН 24 является вторым 39 выходом канала времени устройства, а также соединен с вторым входом третьего 22 умножителя и через квадратор

x*{t} "- v{t} = $ Bi{a} Вз {вд }, (2) заданным на сетке узлов

Ь: t-2 < И < to < t1< ..., (3)

40 где

Вз (t Ъ)= — (2+сиз)з Во +(— -щ21

45 1 3 )+2

+ — (2 — Oi3) Во +, (4)

oi3 = —,(т- t}), h- 1н-1 — t} — шаг сетки, (5)

} 1, при th), +1)

10, при ь(т, tl+1)

Отметим, что представление (4) для taft{, t+<) эквивалентно представлению

55 Х*(1)- V(t) — () (В!+2 3 Вн1+

6 h

+ 3 Bi — Bi-1) + — (— )2 (Вн1 — 2 Bi+

1 t— - ti

2 h

+ 8{-1) + — (— ) (Bi+ ВМ) +

1 t — tl

2 h

26 с вторым входом четвертого 21 умножителя. Седьмой 31 информационный вход устройства соединен с входом начальной установки четвертого 8 блока памяти, вход

5 считывания/установки которого соединен с четвертым 7.4 выходом синхрогенератора 7, а выход соединен с вторым информационным входом первого 4 умножителя, информационным входом третьего 9 блока памяти

"0 и с информационным входом четвертого

ЦАП 16, выход которого соединен с четвертым входом шестого 16 сумматора, первый, второй и третий входы которого подключены соответственно к выходам первого 15, 15 второго 14 и третьего 13 ЦАП, а выход подключен к первому входу пятого 20 умножителя, выход которого соединен с четвертым входом второго 23 сумматора, а второй вход соединен с выходом шестого умножителя

20 25, первый вход которого соединен с выходом ГПН 24, а второй вход соединен с выходом квадратора 26.

Рассмотрим работу устройства на примере моделирования динамического про25. цесса, описываемого системой дифференциальных уравнений — Х - A(t) X+ Q(t), X(to) = Xo, (1) б

dt где A(t) и Q(t) — матрица и вектор перемен30 ных коэффициентов соответственно.

Используя аппроксимацию процесса кубическим нормализованным базисным вектор-сплайном размерности п

1837318

+6(Bi+1+ Bi 4+ В1 1), 1

Р) е В -(Ь!, Ь!, bt,...,bi")- вектор коэффицитов сплайна.

Для производной соответственно полим — Ч1 (С) = — (- ()2 (e>+2 3 В +1+ д 1 т-а

dt 2 h

ЗВ1 — В -1) + — (— ) (Вн-1 — 2 В) + В)-1) +

1 t-ti

h — (Вн-1 — Ви), 1

2h (8) гда для моментов времени г= н-1, 1--0, 1, 2, основании (7) и (8) решение системы уравний (1) может быть приведено к виду

Вн-2= Р1+1 4+1 BI+ Pi+1 Мн-1Вн.1+

+ Р1+1 Он.1, (9) е Р +1= „(ЗŠ— hA(t +1)), 1 (10)

4+1 6 (ЗЕ + ЬА (1+1)), 1

6h (11)

Мн.1= — А (@+1), 2

Š— единичная матрица. ачальные условия для (9) формируются на новании начальных условий из (1) и с ис ользованием соотношений

V(to) = Хо, (13) — Ч (t,) = — X(to), б с1

dt dt (14)

„г

V (to) X(tp). (15)

dt2 С112 равнения для определения векторов В-1, о и В1 имеют вид из (1), (7), (8), (13} — (15)

В1+ 4Во+ В-1 = 6Хо, (16)

В1 — В-1 = 2h (А (to)Xo + Q(to)), (17)

В1 — 2Во+В 1=h ((— A(tp) + А (to))Xo+

dt

:+ A(to) Q(to) + — Q(to})

dt (18) оделирование процесса (1) осуществляетя путем вычисления коэффициентов сплайа В1 по формулам (9) — (12} и использования ппроксимации (2) на основе представлеия (7) с начальными условиями (16}-(18).

Конструктивно никаких новых блоков и ункционэльных узлов по сравнению с проотипом в заявляемом устройстве нет. Все, том числе и дополнительно введеннные, локи аналогичны блокам прототипа. А менно: первый 1, второй 2 и третий 3 блоки уферной памяти предлагаемого устройств такие же, как и первый 1, второй 2 и ретий 3 блоки буферной памяти прототипа; ервый 4 и второй 5 умножители аналогичы первому 4 и второму 5 умножителям и роотипа; первый 6 сумматор аналогичен ервому 6 сумматору прототипа; синхрогеератор 7 аналогичен синхрогенератору 10 на не (12) 45

55 синхрогенератора 7 поступает нэ счетный вход счетчика 27 и запускает генератор пилообразного напряжения (ГПХ) 24, ГПН 24 формирует на своем выходе линейно нарастающее напряжение от "0" до "+U" за период тактовых импульсов с выхода 7.1 синхрогенератора 7 от t1 до н1. По приходе очередного тактового импульса на вход ГПН

24 напряжение на выходе ГПН 24 скачком изменяется от "+U" до "0" и затем в течение следующего периода линейно нарастает от

"0" до "+U". Таким образом, на выходе ГПН

24 моделируется величина — (t — ti), где h—

h шаг сетки, В данном случае шаг сетки выбран равномерным и равен Тти периоду слепрототипа; блоки памяти 8, 9, 10, 11 аналогичны блокам памяти 7, 8, 9 прототипа; ЦАП

12, 13, 14, 15 аналогичны ЦАП 15, 16, l7 прототипа; третий 19, четвертый 18, пятый

5 17, шестой 16 сумматоры аналогичны сумматорам 18, 19, 20 прототипа; третий 22, четвертый 21, пятый 20 и шестой 25 умножители аналогичны третьему 21 и четвертому

22 аналоговым умножителям прототипа, 10 второй 23 сумматор аналогичен пятому 23 сумматору прототипа; ГПН 24 аналогичен

ГПН 11 прототипа; квадратор 26 аналогичен квадратору 12 прототипа; счетчик 27 аналогичен счетчику 20 прототипа.

15 В исходном состоянии в первый 1, второй 2 и третий 3 блоки буферной памяти с первого 28, второго 29 и третьего 30 информационных входов устройства соответственнозаписанызначенияматрицР L,Ð М, 20 P Q в моменты времени ti, 1=2. 3, 4...„рассчитанные по формулам (10), (11), (12) и по заданным функциям времени A(t) и Q(t), В первый 11, второй 10, третий 9 блоки памяти с четвертого 34, пятого 33 и шестого 32 ин25 формационных входов устройства записаны соответственно значения коэффициентов

В-1, Во и В1, рассчитанные по формулам . (16} — (18}, по заданным начальным условиям и известным функциям A(t} и Q(t) при t=to, В

30 четвертый блок памяти записаны значения

Вг, рассчитанные по формулам (9}(12) д . ч

1=1 и т=t1, В счетчик 27 в исходном состоя нии записывается значение "-1" со входа 36 "ми нус единица".

35 Запуск устройства осуществляется путем запуска синхрогенератора 7 с входа запуска 35. Синхрогенератор 7 на своих четырех выходах формирует четыре последовательности тактовых импульсов одина40 ковой частоты следования, которые сдвинуты относительно друг друга на величины задержки, определяемые быстродействием решающих блоков.

Первый тактовый импульс с выхода 7.1

1837318 дования тактовых импульсов. Коэффициент — характеризует угол наклона прямой воз1

h растания пилообразного напряжения ГПН

24. Следовательно, сигнал с выхода.ГПН 24 поступает на второй 39 выход канала времени и формирует аналоговую модель изменения текущего времени внутри периода следования тактовых импульсов от "0" до

Тти.

Кроме того, сигнал с выхода ГПН 24 поступает на второй вход третьего 22 умножителя, через квадратор 26- на второй вход четвертого 21 умножителя и на первый вход шестого 25 умножителя, на второй вход которого поступает сигнал с выхода квадратора 26, Таким образом, на второй вход третьего 22 умножителя поступает сигнал, моделирующий величину — (с — ti). На второй

h вход четвертого 21 умножителя с выхода квадратора 26 поступает сигнал, моделирующий величину — (t — tp) . На второй вход

1 2

2 пятого 20 умножителя поступает с выхода шестого 25 умножителя сигнал, моделирующий величину — (t — t ) .

1 з з

Счетчик 27 ведет подсчет числа периодов тактовой частоты и выдает дискретное значение числа периодов тактовой частоты на первый выход 38 канала времени. Таким образом, на выходах 38 и 39 формируется канал текущего времени, а именно; на выходе 38 — дискретное значение числа периодов тактовой частоты, а на выходе 39— аналоговая модель текущего времени внутри периода следования тактовых импульсов. В результате действия первого тактового импульса с выхода 7,1 синхрогенератора 7 на выходах 34 и 35 канала времени моделируется интервал времени (Ь, 11) (на выходе счетчика 24 — значение "0").

8 матора. Сигналы с выхода ЦАП 13 поступают на инвертирующие входы шестого 16 сумматора и на неинвертирующие входы третьего 19, четвертого 18 и пятого.17 сум5 маторов. Сигналы с выхода ЦАП 14 поступают на неинвертирующие входы шестого 16 и третьего 19 сумматоров и на инвертирующие входы пятого 17 сумматора. Сигналы с выхода ЦАП 15 поступают на неинвертиру10 ющие входы третьего 19 и пятого 17 сумматоров и на инвертируущие входы четвертого 18 и шестого 16 сумматоров. Тре.тий 19 сумматор суммирует сигналы с выхода ЦАП 15 с коэффициентом К= —; с выхода

1.

6 .

ЦАП 14 — с.коэффициентом К= —; o выхода

2, 3

ЦАП 13 с коэффициентом К= —, Четвертый

« .1

20 сумматор 18 суммирует сигналы с выхода

ЦАП 15 с коэффициентом К= — —; с выхода

1.

ЦАП 13 с коэффициентом К= —. Пятый 17

2

25 сумматор суммирует сигналы с выхода ЦАП

15 с коэффициентом К= —; с выхода ЦАП 14

1, 2 с коэффициентом К= -1; с выхода ЦАП 13 с коэффициентом К= †. Шестой сумматор 16

1 суммирует сигналы с выхода ЦАП 15 с коэффициентом К=- —; с выхода ЦАП 14 с.коэф1, 6 фициентом К- у с выхода ЦАП 13 с

1. коэффициентом К= —; с выхода ЦАП 12 с

1, 2 коэффициентом К=. —. Таким образом, на

6

40 первом такте работы третий 19, четвертый

18, пятый 17 и шестой 16 сумматоры на своих выходах формируют в аналоговой форме следующие векторы: на выходе третьего 19 сумматора: — (В1+ .1 6

В течение интервала времени (to, t ) . между первым и вторым тактовыми импульсами с выхода 7.1 синхрогенератора 7. В первом 11, втором 10, третьем 9 и четвертом

8 блоках памяти хранятся значения коэффициентов сплайна В-1, Во, В1, 82 соответственно, записанные в них в исходном состоянии. Первый 15, второй 14, третий 13 и четвертый 12 ЦАП преобразуют значения коэффициентов сплайна В->, Bo, В1, В2, записанных в цифровом виде в блоках памяти

11, 10, 9, 8, соответственно, в аналоговую форму. Сигналы с выхода ЦАП 12 поступают на неинвертирующие входы шестого 16 сум+ 4Bo+ В-1), на выходе четвертого 18 сумматора: — (B> — В-1);

2 на выходе пятого 17 сумматора: -(В1, 1 2

-2Bo+ В-1); на выходе шестого 16 сумматора: — (В2.1 6 — 3В> + 3Bo — В-1).

Сигналы с выхода третьею 19 сумматора поступают на первые входы второго 23 сумматора. Сигналы с выхода четвертого 18 сумматора, умноженные в третьем 22 умно1837318

10 теле на величину — (t — to), поступают на

h рые входы второго 23 сумматора. Сигнас выхода пятого 17 сумматора, умножене в четвертом 21 умножителе на величину (t — to), поступают на третий вход второг.

23 сумматора. Сигналы с выхода шестого сумматора, умноженные в пятом 20 умнотеле на величину — (t — to), поступают на

1 з

h3 твертый вход второго 23 сумматора. В рельтате, второй 23 сумматор формирует на формационном выходе 37 устройства исмый вектор динамического процесса (1) гласно принятой аппроксимации (2), (7) я интервала времени (to, tt)

X*(t) — V(t)= — (о)з (Вг — 3 В1 +3 Во— -В 1)+-"(") (et-2В.+В )+

2 — ()(Bt-в )+ — (в +4В.+в 1).

1 1 4 1

2 h 6

Первый тактовый импульс с выхода 7.2 с нхрогенератора 7 производит считыван е значений матриц Рг Lz и Рг Мг соотв тственно с первого 1 и второго 2 блоков б ферной памяти, соответствующие момент времени t=tz, и вычисление произведений

P бгВ1 в умножителе 4 и Рг МгВг s умнож теле 5.

Тактовый импульс с выхода 7.3 синхрог ератора 7 сдвинут относительно тактовог импульса с выхода 7.2 синхрогенератора

7 на время, необходимое для вычисления м тричных произведений в умножителях 4 с н н м в и м о т г к

Первый тактовый импульс с выхода 7,3 нхрогенератора 7 производит считывае результатов операции матричного умжения в умножителях 4 и 5 и значений трицы Рг Qг, соответствующих моменту емени t=t2, с третьего 3 блока буферной мяти, а также управляет операцией сумрования в первом сумматоре 6. Таким разом, первый сумматор 6 по первым таквым импульсам с выходов 7.2, 7.3 синхронератора 7 формирует вектор зффициентов сплайна согласно (9)

Вз= Рг L2B1+ Рг МгВг+ Рг 0г.

Тактовый импульс с выхода 7,3 синхроератора 7 сдвинут относительно тактовомпульса с выхода 7.2 синхрогенератора а время, достаточное для вычисления ричных сумм в первом 6 сумматоре. Пертактовый импульс с выхода 7.3 синхронератора 7 производит перезапись эффициентов сплайна: Вз — из сумматора

6 в четвертый блок 8 памяти, Вг — из четвертого 8 блока памяти в третий 9 блок памяти, B> — из третьего 9 блока памяти во второй

10 блок памяти, Bo — из второго 10 блока

5 памяти в первый 11 блок памяти.

Таким образом, после первого тактового импульса с выхода 7.4 синхрогенератора

7 блоки 8-19 устройства оказываются готовыми к моделированию динамическогб про10 цесса на следующем интервале времени (с1 ° тг). Поэтому, первый тактовый импульс с выхода 7.4 синхрогенератора 7 следует непосредственно перед вторым тактовым импульсом с выхода 7.1, после которого ус15 тройство формирует модель решения на следующем шаге.

Каждый (!+1)-й тактовый импульс с выхода 7.1 синхрогенератора 7 синхронизирует работу ГПН 24 и записывает в счетчик 27

20 очередную единицу, с выхода которого на первый выход 38 канала времени поступает число 1, соответствующее 1-му интервалу времени (ть ti+>j. ГПН 24 формирует на втором 39 выходе канала времени модель изме25 нения текущего времени внутри периода следования тактовых импульсов в виде линейно нарастающего напряжения от "0" до

Iyg ll

Кроме того, ГПН 24 совместно с квадра30 тором 26 и шестым 25 умножителем фар лрует и подает на вторые входы третьего 2?, четвертого 21 и пятого 20 умножителей соответствующие временные модели. А именно: на второй вход третьего 22 умножителя

35 поступает сигнал, моделирующий величину

1 — (t — т ); на второй вход четвертого умножи.h теля 21 поступает сигнал, моделирующий величину — (t — t ), а на второй вход пятого

1 г

h умножителя 20 поступает сигнал, моделирующий величину h (т — ф) . Непосредственно перед (1+1)-м тактовым импульсом с выхода

7.1 синхрогенератора 7 под действием i-тых тактовых импульсов с выходов 7.2, 7.3, 7.4 вычислены и записаны в блоки памяти 8, 9, 10, 11 следующие значения коэффициентов сплайна Bi+2, Bi+t, BI, Вь1, соответственно.

I-й тактовый импульс с выхода 7.2 синхрогенератора 7 считывает значения матриц

Рн-1 4+1 и PI+1 Mi+1 с первого 1 и второго2 блоков буферной памяти соответственно и вычисляет произведения Рн- 4+>Bi и

Рн. Мн-1Вн-1 в первом 4 и втором 5 умножителях соответственно. I-й тактовый импульс с выхода 7.3 синхрогенератора 7 считывает значения матриц Рн-1 4+1 В и Рн- M(+)Bi+1 с выходов первого 4 и второго 5 умножителей соответственно и Рн. Qi+i с выхода

1837318

12 третьего 3 блока буферной памяти и производит вычисление в первом 6 сумматоре суммы (9)

Вi+2= Pl+1 Li+ 1BI+ Pi+1 М + 18 1+

+ PI 1 а +1 5

i-й тактовый импульс с выхода 7.4 синхрогенератора 7 производит перезапись значений коэффициентов сплайна: Bi+g из сумматора 6 в четвертый 8 блок памяти; Вн.1 иэ четвертого 8 блока памяти.в третий 9 блок 10 памяти; Bi иэ третьего 9 блока памяти во второй 10 блок памяти; Вь1 из второго 10 блока памяти в первый 11 блок памяти. ЦДП

12, 13, 14, 15 преобразуют значения векторов Bi+a, Вн-1, Bi, Ви с выходов блоков памя- 15 ти 8-11 соответственно в аналоговую форму, Третий 19, четвертый 18, пятый 17 и шестой 16 сумматоры после действия 1-х тактовых импульсов на своих выходах формируют в аналоговой форме следующие век- 20 торы: третий 19 сумматор: — (Bi+1 + 48I+ Ви); .1 . 6

1 четвертый 18 сумматор: — (Вн-1 — Bi-1); пятый 17 сумматор: — (Bi+1 — 28I + Вь1);

1 2. шестой 16 сумматор: — (BI+a — ЗВн.1 +

1 . 6

+ 3Bi — 8 -1), 30 которые поступают первые входы второго

23 сумматора, третьего 22, четвертого 21 и пятого 20 умножителей соответственно.

Сигнал — (— ) (Вн.1 — Bi-1) с выхода треть1t tl

2 : 35

его 22 умножителя; сигнал — (— ) (Bi+1 28I+ Вь1) с выхо1 т- г

2 h да четвертого 21 умножителя; сигнал — () (Bi+2 -ÇBI+1 + ÇBI — В -1)

1 t— - tip 40

6 с выхода пятого 20 умножителя поступают на второй, третий и четвертый входы второго 23 сумматора соответственно. Таким образом, после действия (i+1)-ro тактового 45 импульса с выхода 7.1 синхрогенератора 7 второй 23 сумматор формирует на информационном выходе 37 устройства модель динамического процесса, описываемого системой дифференциальных уравнений(1), 50 в виде аппроксимации (7), соответствующую интервалу времени (ti, ti+1)

Х*(1)Ы/(с)= — () (Вн-2 — 38н-1 + 38)—

1 i-аз

6 .1 1 Ц2 55 — ÂI-1)+ — (— ) (Bi+1 — 2Bi+ Вь1)+

2 h

+ — (— ) (BI+1 — Bl-1)+ — (Bi+1 + 4BI+ BI-1).

1 t ti 1

2 h 6

Таким образом, устройство формирует модель динамического процесса, описываемого неоднородной системой дифференциальных уравнений с переменными коэффициентами, в виде непрерывной функции времени. благодаря использованию нормализованных В-сплайнов третьей степени дефекта 1, имеет непрерывные первую и вторую производные, Применение сплайнов более высокой степени, по сравнению с прототипом, всегда позволяет повысить точность аппроксимации. Но при нахождении приближенного решения системы дифференциальных уравнений с использованием сплайнов при степени сплайна, равной 4 и более, решение становится неустойчивым. Для сплайнов второй степени $2 справедливо при достаточно малом шаге h

I 32(х) y(x) I < Kh, где у(х) — точное решение;

К вЂ” константа;

h — шаг сплайна, в то время как для сплайнов третьей степени

Яз () <Ц14

Следовательно, предлагаемое устройство, сохраняя достоинства прототипа— формирование решения в виде непрерывной функции времени — повышает точность моделирования найденного решения.

Формула иЗобретения

Устройство для решения дифференциальных уравнений, содержащее первый, второй и третий блоки буферной памяти, первый и второй умножители, первый, второй и третий блоки памяти, первый сумматор и синхрогенератор, причем первый выход синхрогенератора подключен к входам считывания первого и второго блоков буферной памяти, входы начальной установки первого, второго и третьего блоков буферной памяти подключены соответственноо к первому, второму и третьему информационным входам устройства, управляющий вход синхрогенератора подключен к входу запуска устройства, второй выход синхрогенератора подключен к входам считывания-установки первого, второго и третьего блоков памяти, входы начальной установки первого, второго и третьего блоков памяти соединены с четвертым, пятым и шестым информационными входами устройства соответственно, выход первого блока буферной памяти соединен с первым информационным входом первого умножителя, выход первого сумматора соединен с информационным входом первого блока памяти, выход третьего блока буферной памяти соединен с первым информационным входом первого сумматора, о т л и ч а ющ е е с я тем, что, с целью расширения

1837318

Ч ко н в р че т вт су ти ж вт

А б и те

ro и

P в со с

У тя д

ro ц ко

ro и со т нкциональных возможностей за счет рения неоднородной системы дифференэльных уравнений с переменными ффициентами и формирования найденго решения в виде непрерывной функции 5 мени, в него введены генератор пилообзного напряжения, квадратор, третий, вертый; пятый и шестой умножители, чере цифроаналоговых преобразователя, рой, третий, четвертый, пятый и шестой 10 маторы, счетчик и четвертый блок памяпричем выходы первого и второго умнотелей соединены соответственно с рым и третьим информационными вхоми первого сумматора, выход второго 15 ка буферной памяти соединен с первым формационным входом второго умножия, второй информационный вход которосоединен с выходом первого блока мяти и с информационными входами вто- 20 го блока памяти и первого цифроаналогого преобразователя, выход которого динен с первым входом второго суммаа, второй вход которого соединен с пери входами третьего, четвертого и пятого 25 маторов и с выходом второго цифроанавого преобразователя, вход которого динен с выходом второго блока памяти, торым информационным входом первого ножителя и информационным входом 30 тьего блока памяти, выход которого соенен с информационным входом четвертоблока памяти и входом третьего фроаналогового преобразователя, выход орого соединен с третьим входом второ- 35 сумматора и вторыми входами третьего и ого сумматоров, третий вход последнего динен с вторым входом четвертого сумторэ, третьим входом третьего и четверм входом второго сумматоров и с 40 выходом четвертого цифроаналогового и реобразователя, вход которого соединен с Bblходом четвертого блока памяти, .установочный вход которого соединен с седьмым информационным входом устройства, выходы второго, третьего, четвертого и пятого сумматоров соединены соответственно с первыми входами третьего, четвертого, пятого умножителей и шестого сумматора, выход которого является информационным выходом устройства, первый выход синхрогенератора соединен с первыми управляющими входами первого и второго умножителей, вторые управляющие входы которых соединены с входом считывания третьего блока буферной памяти, третьим входом синхрагенератора и с первым управляющим входом первого сумматора, второй управляющий вход которого соединен с вторым выходом синхрогенератора, четвертый выход которого соединен с входом синхронизации генератора пилообразного напряжения и счетным входом счетчика, вход начальной установки которого соединен с входом "Минус единица" устройства, а выход является первым выходом канала времени устройства, выход генератора пилообразного напряжения является вторым выходом канала времени устройства и соединен с первым входом шестого умном .теля, вторым входом пятого умножителя. з через квадратор — с вторыми входами четвертого и шестого умножителей, выход последнего соединен с вторым входом третьего умножителя, выход которого соединен с вторым входом шестого сумматора, третий и четвертый входы которого соединены соответственно с выходами четвертого и пятого умножителей.

1837318

Составитель И,Калиенко

Техред М.Моргентал Корректор M,Ñàìáoðcêàÿ

Редактор

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101

Заказ 2867 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5