Цифровой адаптивный фильтр

Цифровой адаптивный фильтр

Иллюстрации

Показать все

Реферат

 

Изобретение относится к специализированным средствам вычислительной техники и может быть использовано в системах цифровой обработки сигналов. Цель изобретения - повышение точности фильтраций в условиях априорной неопределенности и при динамическом характере частотных свойств входного сигнала за счет обеспечения возможности непрерывнсго слежения за изменением положения центра тяжести его спектра и автоматической настройки фильтра по центральной частоте полосы пропускания. С этой целью в устройство , содержащее блок цифровой полосовой фильтрации и блок синхронизации, дополнительно введены блок адаптации по частоте, блок быстрого преобразования Фурье и аналого-цифровой преобразо 8 тель. 5 ил.

СОЮЗ СО8ЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

Д ННОЕ ПАТЕНТНОЕ

ЕДОМСТВО СССР (ОСПАТЕНТ СССР) ) 4847783/24

) 09.07.90

6) 30.08.93. Бюл. М 32

) Воронежское центральное конструкторое бюро и Рязанский радиотехнический ститут

) В.В. Витязев, А.И. Кузнецов, Б.М. LUeлдин и В.А, Широков

) Авторское свидетельство СССР

674033, кл. G 05 F 15/353, 1977, ) ЦИФРОВОЙ АДАПТИВНЫЙ ФИЛЬТР

) Изобретение относится к специализиванным средствам вычислительной техки и может быть использовано в системах фровой обработки сигналов, Цель иэоИзобретение относится к специализир ванным средствам вычислительной техн ки и может быть использовано в системах о работки радиолокационных, акустичес их и гидроакустических сигналов.

Цель предлагаемого изобретения — пов шение точности фильтрации в условиях а риорной неопределенности и при динам ческом характере частотных свойств сигн ла.

На фиг. 1 представлена структурная схем цифрового полосового фильтра; на фиг. 2 — блок адаптации по частоте; на фиг. 3— в риант построения устройства управления б оком адаптации по частоте (а) и временн teäèàãðàììû, поясняющие его работу(б); н фиг, 4 — блок быстрого преобразования рье; на фиг. 5 — блок синхронизации.

Цифровой адаптивный фильтр содерж блок 1 цифрового полосового фильтра (Ф), блок 2 аналого-цифрового преобра Ы 1837322 Al (я)5 6 06 F 15/353, Н 03 Н 21/00 бретения — повышение точности фильтрации в условиях априорной неопределенности и при динамическом характере частотных свойств входного сигнала за счет обеспечения возможности непрерывнсго слежения за изменением положения "центра тяжести" его спектра и автоматической настройки фильтра по центральной частоте полосы пропускания, С атой целью в устройство, содержащее блок цифровой полосавой фильтрации и блок синхронизации., дополнительно введены блок адаптации п частоте, блок быстрого преобразования

Фурье и аналого-цифровой преобразо"а тель. 5 ил. зования (АЦП), блок 3 быстрого преобразования Фурье (БПФ), блок 4 адаптации по частоте (БАЧ) и блок 5 синхронизации.

Первый вход блока 2 АЦП является входом устройства 6, а первый выход соединен с первыми входами блока 1 ЦПФ и блока 3

БПФ. Первый и второй выходы блока 3 БПФ соединены с первым и вторым входами блока 4 БАЧ, первый и второй выходы которого соединены со вторым и третьим входами блока 1 ЦПФ, выход которого является выходом устройства 7. Первый С1, второй С2, третий СЗ и четвертый С4 выходы блока 5 синхронизации соединены соответственно со вторым входом блока 2 АЦП, вторым входом блока 3 БПФ, третьим входом блока 3

БПФ, который в своа очередь соединен с четвертым входом блока 1 ЦПФ, и третьим входом блока 4 БАЧ. Первый CS и второй С6 входы блока 5 синхронизации соединены

1837322 соответственно со вторым выходом блока 2

АЦП и третьим выходом блока 3 БПФ.

Блок адаптации по частоте содержит постоянные запоминающие устройства 1-4, регистры 5 — 13. сумматоры 14, 15, вычитающие устройства 16, 17, счетчик 18, логические элементы И "J9, 20, мультиплексоры 21, 22 и устройстBQ управления 23.

Первые входы мультиплексоров 21, 22 являются соответственно первым 24 и вторым 25 входами блока, а вторые входы— входами логического нуля. Выходы мультиплексоров соединены со входами соответственно регистров 5 и 6, выходы которых соединены со входами постоянных запоминающих устройств 1 и 2 соответственно. Выходы последних соединены соответственно с первым и вторым входами сумматора 13, выход которого соединен со входом постоянного запоминающего устройства 3, выход которого соединен со входом регистра 7, выход которого соединен с первым входом вычитающего устройства 16 и первым входом регистра 8. Выход регистра 8 соединен со вторым входом вычитающего устройства

15 и первым входом вычитающего устройства 17, второй вход которого является входом задания констант 24. Выход вычитающего устройства 15 соединен со входом логического элемента И 18, выход которого соединен со вторыми входами регистров 8 и 9, Первый вход регистра 9 соединен с выходом счетчика 18, а выход с первым Входом регистра 10, второй вход когооого соединен с выходом логического элемента И 20, вход которого соединен с выходом вычитающего устройства 17. Выход регистра 10 соединен с первым входом сумматора 14, второй вход которого соединен с выходом регистра 12, а выход — со входом регистра 13, выход которого соединен со входами регистра 12 и постоянного запоминающего устройства 4, вход и выход которого являются выходами устройства 26 и 27 соответственно, Выходы

УI-У7 устройства управления соединены с соответствующими управляющими входами регистров 5-7, 12, 13, счетчика 18, логических элементов И 19, 20 и постоянного запоминающего устройства 4, а вход С4 соединен с управляющими входами мультиплексоров 21, 22 и является третьим входом блока.

Блок БПФ (фиг. 4) выполнен по авт, св.

% 1233163 и содержит регистры 1 — 6, сумматоры 7-9, регистры 10 и 11 сумм, коммутаторы 12-15, умножитель 16, регистры произведений 17 и 18, буферные регистры

19-21, блоки памяти 22 и 23, формирователь

24 адреса и блок 25 сравнения. Входы 26 и

27 (комплексной) весовой функции, инфор55

АЦП импульсов "Запуск АЦП" по синхронизирующему выходу С1, Каждый очередной импульс "Запуск АЦП" инициализирует аналого-цифровое преобразование, по завершении которого на синхронизирующем входе С5 формируется управляющий импульс "Готовность АЦП". Последний в блоке

5 синхронизации преобразуется в сигнал мационные входы 28 и 29 устройства, контрольный выход 30 и информационные выходы 31 и 32 устройства.

Блок синхронизации содержит формирователь 1 временных интервалов, счетчики

2 и 3, дешифраторы 4 и 5, триггер 6, логические элементы И 7-9, логический элемент

НЕ 10, синхронизирующие выходы СI-С4 и синхронизирующие входы С5 и С6.

"О Первый вход логического элемента И 7 является первым синхронизирующим входом С5 блока, а второй вход соединен с первым выходом формирователя I временных интервалов, второй выход которого яв15 ляется первым синхронизирующим выходом СI блока, а третий выход соединен с первым входом логического элемента И 8, выходы логических элементов И 7 и 8 соединены с первыми входами соответственно

20 первого 2 и второго 3 счетчиков, причем выход логического элемента И 7 является третьим синхронизирующим выходом СЗ блока. В ыходы счетчиков 2 и 3 соединены со входами соответственно первого 4 и второго 5 дешифраторов, выходы которых соединены соответственно со вторым входом счетчика 2, первым входом триггера 6 и вторым входом счетчика 3, вторым входом триггера 6. Выход триггера 6 соединен со

30 входом логического элемента И 8 и является

- вторым синхронизирующим выходом С2 блока. Выход логического элемента HE 10 соединен с первым входом логического элемента И 9, второй вход которого является

35 вторым синхронизирующим входом С5, а выход — четвертым синхронизирующим выходом С4 блока.

Устройство одновременно работает в двух режимах: непрерывное слежение за из40 менением спектральной структуры входного сигнала с автоматической настройкой центральной частоты полосы пропускания фильтра посредством блока 3 БПФ и блока

4 БАЧ и цифровая полосовая фильтрация посредством блока 1 ЦПФ. Блок 2 АЦП преобразует аналоговый входной сигнал в последовательность цифровых данных, Блок 5 синхронизации обеспечивает синхронную работу всех блоков, входящих в устройство.

50 Период дискретизации Т сигнала х(1) на входе 6 устройства определяется периодом поступления на управляющий вход блока 2

1837322 рием входных данных", поступающий на тветствующие управляющие входы бло1 ЦПФ и блока 3 БПФ по синхронизируему выходу СЗ, и обеспечивает ввод фровых данных х(пТ) с выхода блока 2

П. Блок 3 БПФ последовательно реалиэудва режима: режим одновременного напления по двум входным каналам формационные входы 28 и 29) ¹Måðíoão ссива -данных х(пТ) с последующим преразованием его по алгоритму БПФ и рем разделения каналов с непрерывным тролем правильности вычисления компсных коэффициентов Фурье X(k) по кажму k-му частотному каналу. реключение режимов работы блока 3

Ф выполняется управляющим сигналом жим работы БПФ", поступающим в устйство управления блока 3 БПФ по синхниэирующему выходу С2 блока 5 хронизации. В случае. правильного выления пары коэффициентов Фурье k-ro тотного канала со ка ю ц

А ет к (и м о ж к ле д

П

Б н р

P си чи ча

Ак - Re fX(k), В -lmfX(k)), k=0, N-1, определяется по совпадению результапреобраэования на контрольном выхо30 блока 3 БПФ, на синхронизирующем де С6 появляется управляющий сигнал зрешение приема БАЧ", который разрет выдачу управляющего сигнала "Прием

" по синхрониэирующему выходу С4 ка 5 синхронизации. Появление сигнала хронизации С4 с выхода блока синхроации 5 на соответствующем входе блока авления 23 обеспечивает его синхронй запуск на один цикл рабаты блока адапии по частоте 4 (см. фиг. 3). При этом редная пара коэффициентов Фурье (Рк, вводится с выходов 31 и 32 блока 3 БПФ лок 4 БАЧ по входам 24 и 25. В случае правильного вычисления пары коэффициов Фурье {Ак, В ) прохождение их в блок

АЧ блокируется и по нулевому уровню авляющего сигнала "Прием БАЧ" через дные мультиплексоры 21 и 22 блока 4

Ч вводятся нулевые значения пары коэфциентов Фурье. По окончании приема Nрной последовательности коэффициенФурье (А, Вк), k=0. N-1, используя поленную информацию о спектральной уктуре сигнала. блок 4 БАЧ настраивает утренний генератор центральной частоты лосы пропускания блока 1 ЦПФ на "центр ести" полосы частот. Процесс самонастйки устройства повторяется с периодом, вным NT. чт то д вх ш е

Б Ч н та оч

В н е

У в

Б ф

М то

У ст в и тя р

Блок адаптации по частоте (фиг, 2) реал эует следующие функции: cos 4 n), с использованием постоянного запо30

50 течение всего указанного интервала времени на выходе триггера 5 поддерживается единичное состояние,. которое разрешает

5

25 вычисление модуля коэф и и нт в

Фурье (А, Вк) по алгоритму Fk- Ак + Вк с использованием постоянных запоминающих устройств 1-,3, регистров 5, 6 и сумматора 13; определение положения "центра тяжести" Ко полосы частот по алгоритму поиска максимума модуля коэффициентов Фурье

Fg на множестве частот k-О, N-1:

Гк,,=там Fk, k-0, М-1 где kp — значение частоты. на которой достигается максимум дискретной функции Fg, с использованием регистров 7-9, вычитающего устройства 15, счетчика 17 и логического элемента И 18; принятие решения о необходимости перестройки центральной частоты полосы пропускания ЦПФ по алгоритму сравнения значений максимума коэффициентов Фурье

Fv< и априорно заданного порога на входе задания констант 23, вычитающего устройства 16 и логического элемента И 19; непрерывная генерация синусно-косинусной модулирующей функции (sin ko u. мигающего устройства 4, регистров 10 — 12 и сумматора 14, Управление работой блока БАЧ реал зуется устройством управления 22, варианг построения которого представлен нв ф..ы.

За. Устройство управления 22 содержит генератор 1 тактовых импульсов, счетчик 2, дешифраторы 3, 4, триггер 5, логические элементы И 6, 7, логические элементы НЕ 9, 10 и генерирует последовательность управляющих сигналов У1 — У7 (фиг. З,б). При этом управляющие сигналы VG, У7 с выхода генератора тактовых импульсов формируются непрерывно, а последовательность управляющих сигналов У1-У только на интервале приема данных по информационным входам 24 и 25. Начало интервала приема определяется положительным перепадом управляющего сигнала на синхрониэирующем входе С4, а конец — управляющим импульсом У5, появляющимся на выходе дешифратора 3 по окончании приема последней N-й пары коэффициентов Фурье. В прохождение тактовых импульсов с выхода генератора 1 на схему формирования управляющих импульсов У1-У4 через логический элемент И 6.

В момент начала приема последовательности данных (А», В ), к-0, N-1, по информационным входам 24 и 25 на выходе

1837322 дешифратора 4 устройства управления 22 формируется управляющий импульс УЗ, устанавливающий регистры 7, 8 и 2 и счетчик

17 в исходное нулевое состояние. Первым управляющим импульсом У1 выполняется ввод первой лары коэффициентов Фурье (A>, В ) в регистры 5 и 6, выходы которых подключены к адресным входам постоянных запоминающих устройств 1 и 3, содержащих в своих ячейках памяти значения квадратов данных на адресных входах, Пара чисел (A>, В1 ), считываемых на информационных выходах постоянных запоминающих устройств 1 и 2, проходя через сумматор 13, преобразуется в сумму (A> +В ), поступающую на адресный вход постоянного запоминающего устройства 3, содержащего в своих ячейках памяти значения квадратных корней данных на адресном входе. Ввод модуля первой па ы коэффициентов Фурье F>=

A> + B> в регистр 7 выполняется передним фронтом первого управляющего импульса У2. Одновременно содержимое счетчика 17 увелиЧивается на единицу k:=

=k+1 (при нулевом исходном состоянии счетчика 17 на первом шаге обработки k:=1).

Далее содержимое регистра 7 (значение числа F<) вычитается из содержимого регистра 8.(исходное нулевое значение) и при отрицательном результате операции на знаковом выходе вычитающего устройства 17 формируется единичный уровень, разрешающий прохождение управляющего импульса У4 через логический элемент И 18 на управляющие входы регистров 8 и 9, При этом содержимое регистра 7 (значение числа F>) и счетчика 18 (значение частоты k=1) записывается в регистры 8 и 9 соответственно. На всех последующих шагах: к=2, N-1 процесс приема и преобразования последовательности пар коэффициентов Фурье (А, В ) повторяется аналогично. В результате обработки N-мерной последовательности входных данных в регистре 8 устанавливается значение максимума модулей коэффиЦиентов ФУРье Fk=Fko на множестве частот

k=0, Ч-1, а в регистре 9 — соответствующее значение частоты 1=1,. По окончании выполнения последовательности указанных выше пРеобРазований значение максимУма Fko сравнивается с пороговым значением на входе задания констант, и в случае превышения порога на знаковом выходе вычитающего устройства 16 формируется сигнал разрешения передачи через логический элемент И 19 управляющего импульса У5 на управляющий вход регистра 10. При этом содержимое ko регистра 9 перезаписывается в регистр 10 и этим самым, как будет показано ниже; осуществляется перестройка фильтра на новое значение центральной частоты полосы пропускания.

Для генерации синусно-косинусной мо5 дулирующей функции произвольной k-й частоты (k=1, N-1) используется простое свойство дискретных тригонометрических функций, заключающееся в том, что все значения k-й частоты могут быть получены из

10 значений 1-й частоты путем "прореживания" отсчетов последней с коэффициентом

k и "сжатием" временной оси в k раз. С этой целью в состав генератора включено постоянное запоминающее устройство 4, содер15

55 жащее в своих ячейках памяти значения отсчетов первой частоты синусно-косинусной моделирующей функции на полном ее периоде. При единичном значении содержимого регистра 10 (1О=1) на каждом такте вычисления посредством управляющих импульсов Уб и У7 содержимое регистра 12 увеличивается на единицу, и с выхода 27 блока БАЧ считывается значение очередного отсчета первой частоты синусно-косинусной модулирующей функции. Переключение с синусного на косинусный канал выполняется управляющим импульсом У6 на старшем разряде адресного входа постоянного запоминающего устройства 4. При произвольном значении содержимого регистра 10 (k=kp) содержимое регистра 12 с каждым тактом вычисления увеличивается на kp, реализуя тем самым эффект "прореживания" отсчетов первой частоты с коэффициентом прореживания kp. В этом случае с выхода 27 блока БАЧ последовательно считываются значения отсчетов ko-й частоты синусно-хосинусной модулирующей функции. Одновременно по выходу 26. блока БАЧ выводится адрес отсчетов ko-й частоты для управления записью в память коэффициентов блока ЦПФ.

Блок синхронизации (фиг. 5) формирует совокупность сигналов синхронизации С1С4 в следующей последовательности. Формирователь 1 временных интервалов по первому выходу, являющемуся синхронизи-. рующим выходом С1 блока, периодически с периодом, равным интервалу дискретизации Т, генерирует последовательность импульсов "Запуск АЦП", а по второму выходу с тем же периодом Т, ЙЬ с временной задержкой, определяемой временем аналогоцифрового преобразования, — последовательность импульсов "Прием входных данных", Сигнал Тотовность АЦП" на синхронизирующем входе С5 разрешает прохождение последовательности импульсов "Прием входных данных" на синхронизирующей выход С3 через логический

1837322

20

55 элемент И 7. Счетчик 2 и дешифратор 4 задают длительность интервала реализации режима "БПФ-преобразование" N-мерной последовательности входных данных, а счетчик 3 и дешифратор 5 — длительность интервала реализации режима "Разделение спектров и контроль". Фактическая длительность реализации каждого из указанных режимов работы блока БПФ определяется как "настройкой" дешифраторов 4 и 5 на соответствующее "конечное" ,состояние счетчиков 2 и 3, так и периодам следования импульсов счета с выходов логических элементов И 7 и 8. Триггер 6, изменяя свое состояние на противоположное при достижении "конечного" состояния четчиков 2 и 3, формирует на синхранизиующем выходе С2 блока сигнал "Режим аботы БПФ". Если на синхранизирующем

ыходе С2 устанавливается единичное сотояние, то выполняется БПФ-преобразаание, в противном случае — разделение пектров и контроль каналов. В случае праильного результата преобразований на инхранизирующем входе С6 блока устаавливается единичное состояние и на синхонизирующем выходе С4 блока формируется правляющий сигнал "Прием БАЧ".

1 Таким образом, введение даполнительых блоков и связей позволяет обеспечить озможность непрерывного слежения за изенением положения "центра тяжести" пектра входного сигнала и автоматическую астройку цифрового полосового фильтра о центральной частоте полосы пропускаия, что в конечном счете повышает точость фильтрации в условиях априорной еопределенности и динамическом харакере частотных свойств сигналов.

Формула изобретения

Цифровой адаптивный фильтр, содер ащий блок цифровой паласовой фильтраии и блок синхронизации, первый актовый вход которого подключен к тактоаму входу блока цифровой паласовой ильтрации, выход которого является инармационным -выходом фильтра, о т л иа ю шийся тем, чта, с целью повышения очности, в него введены блок адаптации по астоте, блок быстрого преобразования урье и аналого-цифровой преобразоваель, выход которого подключен к информаионному входу блока цифровой паласовой ильтрации и информационному входу блоа быстрого преобразования Фурье, выхоы реальной и мнимой частей результата оторого подключены соответственно к пераму и второму информационным входам лака адаптации по частоте, первый и втоой выходы которого подключены к входам соответственно реальной и мнимой частей коэффициентов блока цифровой паласовой фильтрации, первый — четвертый тактовые выходы блока синхронизации подключены соответственно к входу синхронизации приема и входу выбора режима блока быстрого преобразования Фурье, к тактовому входу аналого-цифрового преобразователя и тактовому входу блока адаптации по частоте, выход окончания вычислений блока быстрого преобразования Фурье подключен к первому синхронизирующему входу блока синхронизации, второй синхронизирующий вход которого подключен к выходу окoнчания преобразования аналого-цифрового преобразователя, информационный вход которого является информационным входам фильтра, причем блок адаптации по частоте содержит четыре узла постоянной памяти, восемь регистров, два сумматора, два вычитателя, два элемента И, счетчик, узел управления и два мультиплексора, выходы которых подключены к информационным входам соответственна первого и второго регистров, выходы которых подключены к адресным входам соответственно первого и втарогоузлов постоянной памяти, выходы которых подключены соответственно к первому и второму входам первого сул матара, выход которого подключен адресному входу третьего узла постоянна:. памяти, выход которого подключен к инд,армационному входу третьего регистра, выход которого подключен к первому входу вычитателя и информационному входу четвертога регистра, выход которого подключен к первому входу второго вычитателя и второму входу первого вычитателя, выход которого подключен к первому входу первого элемента И, выход которого подключен к тактовым входам четвертого регистра и пя-, того регистра, выход которого подключен к информационному входу шестого регистра, выход которого подключен к первому входу второго сумматора, выход которого подключен к информационному входу седьмого регистра, выход которага является первым выходом блока и подключен к первому адресному входу четвертого узла постоянной памяти и информационному входу восьмого регистра, выход которого подключен к второму входу второго сумматора, входом задания константы блока является второй вход второго вычитателя, выход которого подключен к первому входу второго элемента И, выход которого подключен к тактовому входу шестого регистра, управляющие входы первого и второго мультиплексоров подключены к тактовому входу блока, первым и вторым информационными входами которо183Т322

12 го являются первые информационные входы соответственно первого и второго мультиплексоров, вторые информационные входы которых подключены к входу логического нуля блока, вторым выходом которого является выход четвертого узла постоянной памяти, первый выход узла управления подключен к тактовым входам первого и второго регистров, второй выход узла управления подключен к тактовому входу третьего регистра и к четвертому входу счетчика, третий выход узла управления подключен к входам обнуления счетчика. третьего, четвертого и седьмого регистров, четвертый и пятый выходы узла управления подключены к вторым входам соответственно первого и второго

5 элементов И, шестой выходузлауправления ..подключен к тактовому входу седьмого регистра и второму адресному входу четвертого узла постоянной памяти, седьмой выход узла управления подключен к тактовому

10 входу восьмого регистра, а вход запуска узла управления подключен к тактовому входу блока, 1837322

1837322

Составитель В.Витязев

Техред M.Ìoðãåíòàë

Редактор Т. Орлова

Корректор П.Гереши

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Заказ 2867 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35. Раушская наб., 4/5