Устройство поиска широкополосных сигналов

Устройство поиска широкополосных сигналов

Реферат

 

Изобретение относится к области радиотехники и может найти применение при построении систем приема информации с широкополосными сигналами. Технический результат - сокращение времени поиска. Для достижения указанного результата дополнительно введены операция проверки по информации на признак своего сигнала тех значений задержки, которые соответствуют обследованным помеховым выбросам. 7 ил.

Настоящее изобретение относится к области радиотехники и может найти применение при построении систем приема информации с широкополосными сигналами.

Известно много способов и устройств поиска широкополосных сигналов по задержке.

Так известен способ поиска широкополосных сигналов с применением специальных синхронизирующих последовательностей [см. Р.К.Диксон. Широкополосные системы.-Москва: Связь, 1979 г, стр.175-177].

Известен также способ поиска широкополосных сигналов с применением согласованных фильтров [Шумоподобные сигналы в системах передачи информации. Под. ред. В.Б.Пестрякова.-Москва: Сов. радио, 1973 г., стр.163-166].

Однако этим способам присущ недостаток, заключающийся в большом времени поиска "своего" сигнала при наличии имитационных помех.

По своей технической сущности наиболее близким к предлагаемому изобретению является способ, описанный в книге И.М.Теплякова, И.Д.Калашникова, Б.В.Рощина. Радиолинии космических систем передачи информации. Под ред. И.М.Теплякова.-Москва: Сов. радио, 1975 г, стр.192-198.

Сущность этого способа заключается в том, что сигнал переносится на низкую промежуточную частоту, записывается во временном компрессоре, далее в ускоренном времени сигнал извлекается из временного компрессора, перемножается с копией ожидаемого сигнала, интегрируется, детектируется, сравнивается с порогом.

Блок схема устройства-прототипа, реализующего этот способ, приведена на фиг.1, где приняты следующие обозначения:

1 - временной компрессор;

2 - перемножитель;

3 - генератор копии широкополосного сигнала;

4 - интегратор;

5 - амплитудный детектор;

6 - пороговое устройство.

Выход временного компрессора 1 соединен с одним из входов перемножителя 2, с другим входом которого соединен выход генератора копии широкополосного сигнала 3. Выход перемножителя 2 соединен со входом интегратора 4. Выход интегратора 4 соединен со входом амплитудного детектора 5. Выход амплитудного детектора 5 соединен со входом порогового устройства 6.

Данное устройство работает следующим образом. Принимаемый широкополосный сигнал переносится на низкую промежуточную частоту и поступает на вход временного компрессора 1, где производится запись этого сигнала. С выхода временного компрессора 1 сигнал поступает в ускоренном времени на один из входов перемножителя 2, на другой вход которого поступает сигнал с выхода генератора копии широкополосного сигнала 3. С выхода перемножителя 2 сигнал поступает на вход интегратора 4, где он интегрируется. С выхода интегратора 4 сигнал через амплитудный детектор 5, где он детектируется, поступает на вход порогового устройства 6, где происходит сравнение его с порогом. Если порог превышен, то считается, что сигнал обнаружен. В противном случае поиск будет продолжен при других значениях задержи.

Однако и данному способу, и устройству, его реализующему, присущ тот же недостаток - большое время поиска при наличии имитационных помех.

Это вызвано тем, что если помеха и сигнал совпадают по форме, то приемник может засинхронизироваться под имитационную помеху, которую воспримет как полезный сигнал и для обнаружения полезного сигнала необходим новый поиск, который увеличивает общее время обнаружения сигнала, так как возможна и повторная синхронизация под эту же помеху и т.д. При этом в рассматриваемом устройстве опознование возможно лишь по самой информации, на что также тратится значительная часть времени.

Таким образом, способу-прототипу и устройству, его реализующему, присущ тот же недостаток - большое время поиска при наличии имитационных помех.

Цель изобретения - устранение указанных недостатков, т.е. сокращение времени поиска "своего" сигнала и устройства, его реализующего, при наличии имитационных помех.

Поставленная цель достигается тем, что с целью уменьшения времени поиска широкополосных сигналов при наличии имитационных помех дополнительно введены операция проверки по информации на признак "своего" сигнала, запоминание задержек помеховых выбросов, отслеживание помеховых выбросов, исключение на проверку по информации на признак своего сигнала тех значений задержек, которые соответствуют обследованным помеховым выбросам.

При этом в устройство, реализующее способ поиска широкополосных сигналов, дополнительно вводятся 1-е запоминающее устройство, 2-е запоминающее устройство, схема сравнения, 1-й блок управления, счетчик, 1-й генератор тактовых импульсов, 1-й формирователь, блок коммутации, 2-й формирователь, 2-й перемножитель, 2-й интегратор, 2-й амплитудный детектор, 2-е пороговое устройство, блок определения информации, 2-й генератор широкополосного сигнала, второй блок управления, 1-й ключ, 2-й ключ, 2-й генератор тактовых импульсов, решающий блок, дискриминатор.

На фиг.2 приведена структурная схема устройства, реализующего предлагаемый способ, где обозначено:

1 - временной компрессор;

2 - первый перемножитель;

3 - 1-й интегратор;

4 - 1-й амплитудный детектор;

5 - 1-е пороговое устройство;

6 - 1-й генератор ШПС сигнала;

7 - 1-е запоминающее устройство (1-е ЗУ);

8 - 2-е запоминающее устройство (2-е ЗУ);

9 - схема сравнения;

10 - 1-й блок управления;

11 - счетчик;

12 - 1-й генератор тактовых импульсов;

13 - 1-й формирователь;

14 - блок коммутации;

15 - 2-й формирователь;

16 - 2-й перемножитель;

17 - 2-й интегратор;

18 - 2-й амплитудный детектор;

19 - 2-е пороговое устройство;

20 - блок определения информации;

21 - 2-й генератор ШПС сигнала;

22 - 2-й блок управления;

23 - 1-й ключ;

24 - дискриминатор;

25 - решающий блок;

26 - 2-й генератор тактовых импульсов;

27 - 2-й ключ.

Вход 1 временного компрессора 1 соединен с 1-м входом 2-го перемножителя 16 и с 1-м входом дискриминатора 24. Выход 1 первого блока управления 10 соединен со 2-м входом временного компрессора 1. Выход 3 временного компрессора 1 соединен с 1-м входом 1-го перемножителя 2. Второй выход 1-го блока управления 10 соединен через 1-й генератор широкополосных сигналов 6 со 2-м входом 1-го перемножителя 2. Выход 1-го перемножителя 2 соединен с 1-м входом 1-го интегратора 3, выход которого соединен последовательно через 1-й амплитудный детектор 4, 1-е пороговое устройство 5 с 1-м входом 2-го ключа 27. Третий выход 1-го блока управления 10 соединен со вторым входом 1-го интегратора 3. Пятый выход 1-го блока управления 10 соединен со 2-м входом второго ключа 27. Третий выход 2-го ключа 27 соединен со 2-м входом 1-го запоминающего устройства 7. Шестой выход 1-го блока управления 10 соединен с 1-м входом 1-го запоминающего устройства 7. Второй выход счетчика 11 соединен с 4-м входом 1-го блока управления 10. Седьмой выход 1-го блока управления 10 соединен с 8-м входом блока коммутации 14. Восьмой выход 1-го блока управления 10 соединен с 12-м входом блока коммутации 14. Выход 1-го генератора тактовых импульсов 12 соединен о 9-м входом 1-го блока управления 10. Первый выход блока коммутации 14 соединен с 1-м входом второго запоминающего устройства 8. Третий выход счетчика 11 соединен со 2-м входом блока коммутации 14 и пятыми входами 1-го и 2-го запоминающих устройств 7,8. Третий выход схемы сравнения 9 соединен с 3-м входом блока коммутации 14. Четвертый выход блока коммутации 14 соединен с 7-м входом 2-го блока управления 22. Пятый выход схемы сравнения 9 соединен с 5-м входом блока коммутации 14. Четвертый выход схемы сравнения 9 соединен с 6-м входом блока коммутации 14. Девятый выход блока коммутации 14 соединен с 3-м выходом решающего блока 25 и с 5-м входом 2-го блока управления 22. Одинадцатый выход блока коммутации 14 соединен с 3-м входом 2-го блока управления 22. Тринадцатый выход блока коммутации 14 соединен со 2-м входом решающего блока 25. Десятый выход блока коммутации 14 соединен со входом 1-го формирователя 13. Выход 1-го формирователя 13 соединен с 1-м входом счетчика 11, с четвертыми входами 1-го и 2-го запоминающих устройств 7 и 8, с 1-м входом схемы сравнения 9. Третий выход 1-го 37 7 соединен с 6-м входом 2-го ЗУ 8 и со 2-м входом схемы сравнения 9. Четвертый выход схемы сравнения 9 соединен через 2-й формирователь 15 со 2-м входом 2-го ЗУ 8. Третий выход 2-го ЗУ 8 соединен с 6-м входом схемы сравнения 9. Выход 2-го перемножителя 16 соединен последовательно через 2-й интегратор 17, 2-й амплитудный детектор 18, 2-е пороговое устройство 19, блок определения информации 20 со 2-м входом 1-го ключа 23. Выход блока определения информации 20 соединен также с 1-м входом решающего блока 25. Выход 2-го порогового устройства 19 соединен с 1-м входом 1-го ключа 23. Выход 2-го генератора тактовых импульсов 26 соединен со 2-м входом дискриминатора 24, третий выход которого соединен с 6-м входом 2-го блока управления 22. Первый выход 2-го блока управления 22 соединен через 2-й генератор широкополосного сигнала 21 со 2-м входом 2-го перемножителя 16. Второй выход 2-го блока управления 22 соединен со 2-м входом второго интегратора 17. Выход 3 решающего блока 25 соединен со 2-м входом 2-го генератора ШПС сигнала.

Устройство, реализирующее предлагаемый способ, работает следующим образом.

Корреляционный приемник из блоков 1, 2, 3, 4, 5, 6 осуществляет определение взаимокорреляционный функции (ВКФ) опорного сигнала ШПС блока 6 и входного процесса в ускоренном времени последовательно по всем B задержкам опорного сигнала ШПС (В - величина, равная или большая базы широкополосного сигнала). При превышении порога значением ВКФ на входе 1-го порогового устройства 5 в 1-м ЗУ 7 происходит запись соответствующего кода задержки опорного сигнала ШПС, так как 2-й ключ 27 открыт. После определения ВКФ всех задержек в 1-м ЗУ 8 окажутся записаны все n кодов задержек (n=0÷B), при которых было превышение порога. Далее следует сравнение задержек, записанных в 1-м ЗУ 7, с задержками записанных во 2-м ЗУ 8. Во 2-м ЗУ 8 код задержки может быть записан только тогда, когда проведется исследование входного процесса по свертке с опорным ШПС сигналом с задержкой, при которой было превышение порога в 1-м пороговом устройстве 5. Исследование проводится с помощью корреляционного приемника на основе 2-го перемножителя 16, 2-го интегратора 17, 2-го амплитудного детектора 18, 2-го порогового устройства 19, 2-го генератора ШПС сигнала 21, блока определения информации 20, работающего в режиме приема информации. Блок определения информации осуществляет определение начала информации по особому признаку начала, который стоит перед информацией и передается по каналу ШПС также, как и сама информация. Если на заданном интервале для определения начала информации блок определения информации 20 не выдаст сигнала на 1-й вход решающего блока 25 "свой сигнал", то данный принятый сигнал, т.е. сигнал, на который засинхронизировался приемник, считается помехой и соответствующий ему код задержи записывается во 2-е ЗУ 8. Если сигнал "свой", то корреляционный приемник продолжает прием информации. Дискриминатор 24 служит для слежения за фазой принимаемого (исследуемого) сигнала.

Рассмотрим более подробно работу данного устройства

Смесь флуктуационных помех, структурных помех и ожидаемого сигнала по промчастоте поступает на вход 1 временного компрессора 1. Выходное напряжение во временном компрессоре 1 подвергается обработке так же, как в устройстве-прототипе. Тактовые импульсы, поступающие во временной компрессор 1 и первый генератор ШПС сигнала 6 через 1-й блок управления 10 в В раз по скорости выше, чем скорость передачи информации ожидаемого полезного сигнала, для которого осуществляется поиск. Смесь сигнала и помех в ускоренном времени обрабатывается 1-м генератором ШПС сигнала 6, 1-м перемножителем 2, 1-м интегратором 3, первым амплитудным детектором 4, 1-м пороговым устройством 5. За длительность одного импульса информации, определяемую первым блоком управления 10 с помощью временного компрессора 1, первого перемножителя 2, первого интегратора 3, первого генератора ШПС сигнала 6 вырабатывается В сверток входного процесса канала связи с опорным ШПС сигналом. При этом 1-й блок управления 10 после каждой свертки сигналов вырабатывает дополнительный импульс, поступающий на вход 1-го генератора ШПС сигнала 6 и обеспечивающий сдвиг опорного ШПС сигнала относительно входного процесса на один такт, чем обеспечивается получение всей взаимокорреляционной функции этих сигналов на интервале В_о (_о - длительность элемента ШПС сигнала) за время Т_s, т.е. в непрерывном времени по мере поступления входного процесса в регистры временного компрессора 1. Значения ВКФ с выхода первого интегратора 3 поступают на вход 1-го амплитудного детектора 4 и с его выхода на вход 1-го порогового устройства 5, где осуществляется сравнение ВКФ (огибающей) с заданным порогом. В случае превышения порога на выходе 1-го порогового устройства 5 формируется логическая единица, подаваемая через открытый 2-й ключ 27 на 2-й вход 1-го ЗУ 7, что означает "сигнал есть". Если порог не превышен, на выходе 1-го порогового устройство 5 формируется логический ноль. После этого первый блок управления 10 формирует команду сброса в исходное состояние первого интегратора 3, чем обеспечивается подготовка его к следующей свертке. Если есть превышение порога в 1-м пороговом устройстве 5, то логической единицей с его выхода происходит запись в 1-е ЗУ 7 кода задержки опорного, ШПС сигнала (относительно входного процесса), подаваемого из 6-го входа первого блока управления 10 на 1-й вход 1-го ЗУ 7. После чего описанный процесс определения ВКФ повторяется с новыми значениями задержек опорного сигнала ШПС и входного процесса.

Таким образом, после записи во временной компрессор 1 значений входного процесса, на интервале В_о описанным образом осуществится определение всей ВКФ опорного ШПС сигнала и входного процесса и запись в 1-е ЗУ 7 кодов задержек опорного ШПС сигнала, при которых наблюдались превышения порогов значениями ВКФ. После этого первый блок управления 10 формирует команду конец цикла, которая передается на 8-й вход коммутатора 14 и разрешает работу счетчика 11, находящегося в исходном нулевом состоянии. Устройство переходит в режим считывания кодов задержек из 1-го ЗУ 7. В блоке коммутации 14 формируется сигнал считывания, подаваемый через 1-й формирователь 13 на 1-й вход счетчика 11. Этот сигнал считывания подается также на 4-й вход 1-го ЗУ 7, 2-го ЗУ 8, 1-й вход схемы сравнения 9. Счетчик 11 переходит в состояние 1, так что с его 3-го выхода код выбора 1-й ячейки 1-го ЗУ 7 подается на входы 1-го ЗУ 7 и 2-го ЗУ 8, чем обеспечивается выбор на считывание первых ячеек этих ЗУ и подачу содержимого первой ячейки 1-го ЗУ 7 на 2-й вход схемы сравнения 9, а первой ячейки 2-го ЗУ 8 на 6-й вход схемы сравнения 9. Необходимо отметить, что при включении всего устройства ячейки 1-го ЗУ 7 и 2-го ЗУ 8 обнулялись. В зависимости от содержимого ячеек 1-го ЗУ 7 и 2-го ЗУ 8 могут быть следующие ситуации.

Содержимое соответствующих ячеек 1-го ЗУ 7 и 2-го ЗУ 8 совпадает, т.е. А=В. То на 5-м выходе схемы сравнения 9 появится сигнал, поступающий на 5-й вход блока коммутации 14. Блок коммутации 14 в свою очередь выдаст команду на новый запуск 1-го формирователя 13, который формирует импульс, переводящий счетчик 11 в следующее состояние. Счетчик 11 переходит в следующее состояние, чем обеспечивается сравнение содержимого следующих ячеек 1-го ЗУ 7 и 2-го ЗУ 8 с помощью схемы сравнения 9. Если же в ячейке 1-го ЗУ 7 содержится логическая единица, а в ячейке 2-го ЗУ 8 логический ноль, то появится сигнал на 3-м выходе схемы сравнения 9 (А>В), поступающий на 3-й вход блока коммутации 14. В блоке коммутации 14 формируется команда, подаваемая на 2-й вход решающего блока 25 для запуска таймера приема информации, находящегося в этом блоке. Кроме того, блок коммутации 14 формирует сигнал записи единицы для соответствующего кода 1-го ЗУ 7 во 2-е ЗУ 8, а также осуществляет коммутацию по передаче исследуемой задержи с выхода счетчика 11 на 7-й вход 2-го блока управления 22 для установления фазы 2-го генератора ШПС сигнала 21 в соответствии с исследуемым кодом задержи 1-го ЗУ 7, чем обеспечивается исследование входного процесса по ВКФ (со 2-м генератором ШПС сигнала 21). Так как именно при этой задержке было превышение порога в 1-м пороговом устройстве 5.

Исследование входного сигнала с данной задержкой происходит таким образом.

На интервале времени, необходимом для приема "признака" начала информации с требуемой надежностью (интервал определяет решающий блок 25), осуществляется прием особого признака начала информации или начала блока информации с помощью корреляционного приемника, состоящего из 2-го перемножителя 16, второго интегратора 17, второго амплитудного детектора 18, второго порогового устройства 19 и блока определения информации 20. На первый вход второго перемножителя 16 поступает входной процесс, на второй опорный широкополосный сигнал с выхода 2-го генератора ШПС сигнала 21. Фаза 2-го генератора широкополосного сигнала 21 выставляется с помощью 2-го блока управления 22, равной фазе 1-го генератора ШПС сигнала 6, при которой был превышен ВКФ порог.

Код этой фазы, т.е. значения задержки, хранится в 1-м ЗУ 7 и записывается во 2-е ЗУ 8. Точная подстройка опорного ШПС генератора 21 осуществляется с помощью дискриминатора 24, на вход которого подаются тактовые импульсы от 2-го генератора тактовых импульсов 26, а с его выхода тактовые импульсы через 2-й блок управления 22 на вход 2-го генератора ШПС сигналов. На выходе 2-го порогового устройства 19 таким образом выделяется последовательность нулей и единиц, которая поступает на вход блока определения информации 20 и на первый вход закрытого пока 1-го ключа 23. Если принимается "свой" сигнал, то перед началом информации или перед каждым блоком (пакетом) информации передается особый признак начала информации. Это может быть некоторая определенная кодовая последовательность (стартовая последовательность, ПСП, длинная последовательность нулей или единиц и т.д.). Основное требование к признаку начала информации - малая вероятность трансформации информационных последовательностей в последовательность начала информации. В этом случае блок определения информации 20 представляет собой регистр информации и схему совпадения, согласованную с последовательностью начала информации. Если исследуется "свой" сигнал, то на интервале времени, заданным решающим блоком 25, осуществляется гарантированный прием признака начала информации в блоке определения информации 20, так что на его выходе выделяется команда, которая поступает на 2-й вход ключа 23 и открывает его для пропускания информации получателю. Эта же команда поступает на 1-й вход решающего блока 25, чем обеспечивается блокировка работы всего устройства по дальнейшему исследованию задержек широкополосных сигналов, а осуществляется только прием полезной информации и выдача получателю. После окончания приема информации получатель информации выдает команду сброса блока определения информации в исходное состояние, при котором на его выходе формируется нулевой сигнал. Первый ключ 23 закрывается, а решающий блок 25 формирует команду единицы, которая подается на 9-й вход блока коммутации 14, на 5-й вход 2-го блока управления 22, 2-й вход 2-го генератора ШПС сигнала 21. Второй генератор ШПС сигнала 21 этой командой переводится в исходное состояние, при котором сдвиг фазы равен нулю. Второй блок управления 22 отключает 2-й генератор тактовых импульсов 26 от 2-го генератора широкополосных сигналов 21. Блок коммутации 14 осуществляет коммутацию 5-го выхода (А=В) схемы сравнения 9 на вход 1-го формирователя 13. Так как во 2-м ЗУ 8 уже была записана логическая 1, то на 5-м выходе (А=В) схемы сравнения 9 выделяется сигнал, который запускает 1-й формирователь 13. Первый формирователь 13 формирует сигнал, под действием которого счетчик 11 переходит в следующее состояние, разрешается работа схемы сравнения 9, устройство переходит к анализу следующей ячейки 1-го ЗУ 7.

Если же исследуемый процесс оказывается помехой, т.е. после срабатывания таймера в решающем блоке 25 на выходе блока определения информации 20 оказывается нулевой потенциал (нет признака начала информации), то 1-й ключ 23 не открывается и решающий блок 25 формирует команду, подаваемую в блок коммутации 14 на 9-й вход на 5-й вход 2-го блока управления 22, 2-й вход 2-го генератора ШПС сигнала 21. Далее по сигналу с 5-го выхода схемы сравнения 9 через блок коммутации 14 запускается формирователь 13 и устройство переходит к анализу следующей задержи.

Таким образом, в результате исследования входного процесса при данной задержке опорного широкополосного сигнала для помехового процесса в соответствующей ячейке 2-го ЗУ 8 окажется записанной логическая единица.

Если же после цикла записи в исследуемой ячейке 1-го ЗУ 7 и ячейке 2-го ЗУ 8 оказываются единицы (что возможно, если на предыдущих циклах анализа при этой задержке была обнаружена помеха), то с 5-го выхода (А=В) схемы сравнения 9 выдается сигнал, который поступит через блок коммутации 14 на вход 1-го формирователя 13, чем обеспечивается перевод счетчика 11 в новое состояние и последующий анализ.

Если же в ячейке 1-го ЗУ 7 находится логический ноль, а в соответствующей ячейке 2-го ЗУ 8 находится логическая единица, т.е. на предыдущем цикле была обнаружена помеха, а затем она исчезла, то с 4-го выхода схемы сравнения 9 (А<В) на 2-й формирователь 15 поступит сигнал, который сформирует импульс стирания содержимого данной ячейки. Импульс стирания поступит на 2-й вход 2-го ЗУ 8. Блок коммутации 14 выдают команду на запуск 1-го формирователя 13, который сформирует импульс, переводящий счетчик 11 в следующее состояние. Затем анализ продолжается по описанной выше процедуре. Таким образом, если помеха исчезает, то память о ней стирается (во 2-м ЗУ 8 в результате этого окажется логический ноль).

После анализа входного процесса по свертке с широкополосным сигналом со 2-го выхода счетчика 11 поступит сигнал на 4-й вход 1-го блока управления 10. После этого с 5-го выхода 1-го блока управления 10 на 2-й вход 2-го ключа 27 поступит сигнал, который откроет этот ключ и произойдет соответствующая (ранее описанная) запись в 1-е ОЗУ 7. После чего вся работа устройства повторяется.

Покажем эффективность предлагаемого способа и устройства, его реализующего, по отношению к прототипу.

Допустим для конкретности, что база сигнала равна 10.000. Пусть далее действуют 5 имитационных помех. Поскольку время появления сигнала не известно заранее, то приемник до появления "своего" сигнала уже производил поиск и он накопил информацию, которая позволит ему в дальнейшем более быстро производить поиск, чем в прототипе. Допустим, что к моменту появления "своего" сигнала приемник успел обследовать все эти 5 задержек и "запомнил" их времена. В таком случае предлагаемый способ и устройство, его реализующее, засинхронизируется на "свой" сигнал на первом же цикле обзора. Вероятность того, что устройство прототипа в этих же условиях засинхронизируется на "свой" сигнал, равна 1/6, а вероятность того, что засинхронизируется на имитационную помеху равна 5/6. Таким образом, по мере увеличения времени работы данного способа и устройства, его реализующего, более полно использует полученную информацию в процессе работы, которая позволяет уменьшить число обследования задержек "периодических" откликов, что в целом позволит уменьшить время поиска "своего" сигнала, а значит поставленная цель достигается.

Рассмотрим реализацию 1-го блока управления 10, блока коммутации 14, 2-го блока управления 22, решающего блока 25.

На фиг.3 приведена блок-схема 1-го блока управления 10, где обозначено:

28 - схема ИЛИ;

29 - счетчик;

30 - счетчик;

31 - Rs-триггер.

Первый вход Rs триггера 31 соединен с 4-м входом 1-го блока управления 10. Второй выход Rs триггера 31 соединен с 5-м выходом 1-го блока управления 10. Третий выход Rs триггера 31 соединен с 7-м выходом 1-го блока управления 10. Второй выход счетчика 30 соединен с 4-м входом Rs триггера 31 и с 8-м выходом 1-го блока управления 10. Третий выход счетчика 30 соединен с 6-м выходом 1-го блока управления 10. Девятый вход 1-го блока управления 10 соединен со входом счетчика 29, с 1-м входом схемы ИЛИ 28, с 1-м выходом 1-го блока управления 10. Выход счетчика 29 соединен с 1-м входом счетчика 30, со 2-м входом схемы ИЛИ 28, с 3-м выходом 1-го блока управления 10. Третий выход схемы ИЛИ 28 соединен со 2-м выходом 1-го блока управления 10.

На фиг.4 приведена блок-схема блока коммутации 14, где обозначено:

32 - ключ;

33 - ключ;

34 - ключ;

35 - задержка;

36 - схема ИЛИ;

37 - ключ;

38 - ключ.

Третий вход блока коммутации 14 соединен с 1-м входом ключа 32. Второй выход ключа 32 соединен с выходом 13 блока коммутации 14 с 1-м входом ключа 33, со входом схемы задержи 35. Девятый вход блока коммутации 14 соединен с 3-м входом ключа 32, 2-м входом ключа 38, 2-м входом ключа 34. Второй вход ключа 33 соединен со 2-м входом блока коммутации 14. Четвертый выход блока коммутации 14 соединен с 3-м выходом ключа 33. Выход задержки 35 соединен с 1-м выходом блока коммутации 14. Пятый вход блока коммутации 14 соединен с 3-м входом ключа 38. Первый выход ключа 38 соединен со 2-м входом схемы ИЛИ 36. Шестой вход блока коммутации 14 соединен с 3-м входом схемы ИЛИ 36. Четвертый выход схемы ИЛИ 36 соединен со 2-м входом ключа 37. Третий вход ключа 37 соединен с 8-м входом блока коммутации 14. Первый выход ключа 37 соединен с 10-м выходом блока коммутации 14. Первый выход ключа 34 соединен с 11-м выходом блока коммутации 14. Двенадцатый вход блока коммутации 14 соединен с 1-м входом схемы ИЛИ 36 и с 3-м входом ключа 34.

На фиг.5 приведена блок-схема решающего блока 25, где обозначено:

39 - таймер;

40 - схема НЕ;

41 - схема И.

Первый вход решающего блока 25 соединен со входом схемы НЕ 40, выход которой соединен со 2-м входом схемы И 41. Второй вход решающего блока 25 соединен со входом таймера 39, выход таймера 39 соединен с 1-м входом схемы И 41. Выход 3 схемы И 41 соединен с 3-м выходом решающего блока 25.

На фиг.6 приведена блок-схема 2-го блока управления 22, где обозначено:

42 - схема ИЛИ;

43 - счетчик;

44 - ключ;

45 - схема И;

46 - схема НЕ;

47 - таймер;

48 - формирователь.

Третий выход схемы ИЛИ 42 соединен с 1-м выходом 2-го блока управления 22 и с 1-м входом счетчика 43. Третий выход счетчика 43 соединен со 2-м выходом 2-го блока управления 22. Третий вход 2-го блока управления 22 соединен со входом таймера 47, выход которого соединен со 2-м входом схемы И 45 и со 2-м входам счетчика 43. Пятый вход 2-го блока управления 22 соединен через схему НЕ 46 с 1-м входом схемы И 45. Выход 3 схемы И 45 соединен со 2-м входом ключа 44. Первый вход ключа 44 соединен с 6-м входом 2-го блока управления 22. Выход 3 ключа 44 соединен со 2-м входом схемы ИЛИ 42. Седьмой вход 2-го блока управления 22 соединен через формирователь 48 с 1-м входом схемы ИЛИ 42.

Рассмотрим работу этих блоков.

Тактовые импульсы с выхода 1-го генератора тактовых импульсов 12 поступают на вход счетчика 29, на 1-й вход схемы ИЛИ 28 и на 2-й вход временного компрессора 1. С выхода 3 схемы ИЛИ 28 сигнал поступает на вход 1-го генератора ШПС сигналов 6. В соответствии с этими тактовыми импульсами с выхода 1-го генератора ШПС сигналов 6 на 2-й вход перемножителя 2 поступает псевдослучайная последовательность. На 1-й вход перемножителя 2 с выхода временного компрессора 1 поступает записанная в нем сумма сигналов и помех при конкретной задержке. С выхода счетчика 29 (т.е. с 3-го выхода 1-го блока управления 10) на 2-й вход первого интегратора 3 поступит стробирующий импульс и этот же импульс, пройдя через схему ИЛИ 28, переведет начало генерации 1-го генератора ШПС сигналов 6 на величину изменения задержки. Этот же импульс поступает на 1-й вход счетчика 30, который вычисляет число таких импульсов. С 3-го выхода счетчика 30 сигнал (например, в виде параллельного кода) поступает на 1-й вход 2-го ЗУ 7. Этот сигнал открывает соответствующий элемент памяти в 1-м ЗУ 7. Счетчик 29 и счетчик 30 представляют собой счетчики с двумя выходами. Максимальное число, которое они могут записать, равно В, т.е. в частном случае может быть равно базе широкополосного сигнала. После того как на вход счетчика 30 поступит В импульсов, с выхода счетчика 30 на 4-й вход Rs триггера 31 поступит сигнал, который переведет его в другое стационарное положение, при котором со 2-го выхода этого Rs триггера на 2-й вход 2-го ключа 27 поступит сигнал, который закроет этот ключ. Со 2-го выхода счетчика 30 сигнал поступит также на 12-й вход блока коммутации 14.

До тех пор пока 2-й ключ 27 будет закрыт, информация в 1-м ЗУ 7 не будет обновляться.

Обновление информации в 1-м ЗУ 7 произойдет после того, как сигнал со 2-го выхода счетчика 11 переведет Rs триггер 31 в другое стационарное состояние и соответственно откроется 2-й ключ 27. Это произойдет после того, как на 1-й вход счетчика 11 поступит В импульсов, что соответствует "обследованию" всех В значений задержек, записанных в 1-м ЗУ 7.

Сигнал с 3-го выхода Rs триггера 31 поступает на 3-й вход ключа 37 и откроет его. Сигнал с выхода 2 счетчика 30 поступает через схему ИЛИ 36, открытый ключ 37 на 1-й формирователь 13. Сигнала выхода формирователя 13 переводит состояние счетчика 11 из нулевого состояния в состояние единицы. После того начнется анализ содержимого первых ячеек 1-го ЗУ 7 и 2-го ЗУ 8.

Сигнал со 2-го выхода счетчика 30 через открытый ключ 34 запускает таймер 47. После запуска на выходе этого таймера будет ноль в течение времени достаточного, чтобы 2-й генератор ШПС сигнала был выставлен в определенное состояние с выхода формирователя 48. После чего в момент времени, совпадающий с моментом прихода сигнала, на выходе таймера 47 появится единица.

Если содержимое ячеек, сравниваемых в 1-м и во 2-м ЗУ 8, соответствует A>В, что соответствует появлению сигнала при данной задержке, которого раньше не было, сигнал с 3-го выхода схемы сравнения 9 поступает на 1-й вход открытого ключа 32, с выхода которого сигнал поступает на 1-й вход ключа 33. Сигнал с 3-го выхода счетчика 11 через открытый ключ 33 поступает на формирователь 48, который формирует импульсы, которые проходя через схему ИЛИ 42 на вход 2-го генератора ШПС сигнала 21, переводят этот генератор в соответствующее состояние для обследования той задержи, при которой было превышение порога.

С выхода ключа 32, задержку 35 сигнал поступает на 1-й вход 2-го ЗУ 8 и происходит запись в соответствующей ячейки логической единицы, поступающей на 6-й вход 2-го ЗУ 8.

С выхода ключа 32 сигнал поступает на вход таймера 39 и запускает это таймер. Этот таймер через определенное время выдаст единицу. Время, в течение которого на выходе таймера 39 будет ноль, выбирается достаточным для того, чтобы блок определения информации 20 вынес решение "свой" это сигнал или "чужой".

Со 2-го выхода ключа 32 на 1-й вход ключа 33 поступит сигнал, который откроет ключ 33 и сигнал с 3-го выхода счетчика 11 поступит на формирователь 48. Формирователь 48 сформирует соответствующее число импульсов, которые пройдут через схему ИЛИ 42 и выставят задержку, т.е. начало времени генерации 2-го генератора ШПС сигнала 6 в соответствующее состояние.

В то время когда на выходе таймера 47 будет ноль, в это время счетчик 43 будет закрыт и приведен в нулевое состояние.

После того как на выходе таймера 47 появится единица, сигнал с выхода схемы И 45 поступит на 2-й вход ключа 44 и откроет его. Импульсы со 2-го генератора тактовых импульсов 26 через дискриминатор 24, ключ 44, схему ИЛИ 42 поступят на вход 2-го генератора ШПС сигнала 21 и на блок определения информации 20 начнет поступать информация.

Если будет принято решение, что сигнал "свой", то откроется 1-й ключ 23 и начнет информация поступать получателю.

Если в течение времени (заранее заданного) не будет обнаружено, что это "свой" сигнал, то на выходе таймера 39 появится единица, на выходе схемы И 41 появится единица и ключ 44 закроется, 2-й генератор ШПС сигналов 21 перейдет в исходное состояние.

Откроются также ключи 32, 34, 38.

Если A<B, т.е. помеха исчезла, то через схему ИЛИ 36, ключ 37, 1-й формирователь 13 счетчик 11 будет переведен в следующее состояние, а логическая единица во 2-м ЗУ 8 будет стерта. Сигнал стирания поступит на 2-й вход 2-го ЗУ 8 через 2-й формирователь 15. Если А=В, то через ключ 38, схему ИЛИ 36, ключ 37, 1-й формирователь 13 на вход счетчика 11 поступит соответствующий сигнал, который изменит его состояние на единицу.

Рассмотрим реализацию формирователя 48 на фиг.7.

Сигнал в виде параллельного кода поступает одновременно на входы 4 первой микросхемы 564 ИЕ 15 и на входы схемы ИЛИ 6. Как только на эти входы поступит сигнал, то с выхода генератора тактовых импульсов 2 через схему И3 начнут поступать импульсы получателя и на с-вход программируемого счетчика ИЕ 15 (блок 1). Как только число этих импульсов сравняется с необходимым числом, то с 5-го выхода микросхемы 564 ИЕ 15 через схему НЕ 4 поступит соответствующий сигнал на 3-й вход Rs-триггера 5 и опрокинет его. Сигнал с 1-го выхода Rs триггера 5 поступит на 2-й вход схемы И3 и импульсы генератора тактовой частоты 2 не будут поступать получателю.

Пример принципа определения "свой" или "чужой" сигнал по информации можно найти в пат. США №4077005.

При дополнительном поиске, проведенном авторами в соответствии с п.52 Э3-1-74, не обнаружены объекты со сходными признаками отличительной части. Учитывая это, авторы считают, что предлагаемое решение отвечает критерию "существенные отличия".

Формула изобретения

Устройство поиска шумоподобных сигналов, содержащее последовательно соединенные временной компрессор, первый перемножитель, первый интегратор, первый амплитудный детектор и первый пороговый блок, а также первый генератор шумоподобных сигналов (ШПС), выход которого подключен к второму входу второго перемножителя, при этом первый вход временного компрессора является входом устройства, отличающееся тем, что, с целью уменьшения времени поиска, введены два блока управления, два генератора тактовых импульсов, второй генератор ШПС, дискриминатор, два блока памяти, блок сравнения, два формирователя сигнала, блок коммутации, счетчик, два ключа, решающий блок, блок определения информации и последовательно соединенные второй перемножитель, второй интегратор, второй амплитудный детектор и второй пороговый блок, выход которого подключен к первому входу первого ключа и входу блока определения информации, выход которого подключен к второму входу первого ключа, выход которого является информационным выходом устройства, и первому входу решающего блока, к второму входу которого подключен первый выход блока коммутации, второй выход которого подключен ко входу первого формирователя сигнала, выход которого подключен к первым входам первого и второго блоков памяти и блока сравнения и входу счетчика, первый выход которого подключен к первому входу первого блока управления, первый и второй выходы которого подключены соответственно ко входу первого генератора ШПС и второму входу временного компрессора, первый вход которого объединен с первыми входами второго перемножителя и дискриминатора, выход которого подключен к первому входу второго блока управления, первый выход которого подключен к первому входу второго генератора ШПС, выход которого подключен к второму входу второго перемножителя, а второй выход счетчика подключен к вторым входам первого и второго блоков памяти и первому входу блока коммутации, к второму входу которого подключен первый выход блока сравнения, второй выход которого подключен к третьему входу блока коммутации и входу второго формирователя сигнала, выход которого подключен к третьему входу второго блока памяти, к четвертому входу которого подключен третий выход блока коммутации, а выход второго блока памяти подключен к второму входу блока сравнения, к третьему входу которого и пятому входу второго блока памяти подключен выход первого блока памяти, при этом выход первого порогового блока подключен к первому вхо