Блок интегрирования цифрового

Блок интегрирования цифрового

Иллюстрации

Показать все

Реферат

 

ОП ИСАН И Е

ИЗОБРЕТЕНИЯ

I85566

Союз Советских

Социалистических

Республик

Всесоюзнал

Зависимое GT авт. свидетельства №

Кл. 42m, 14

Заявлено 29. I I I.1965 (№ 1003310/26-24) с присоединением заявки №

Приоритет

Опубликовано 13,VI I I.1966. Бюллетень № 17

Комитет пс делам изобретений и открытий при Совете Министров

СССР

ЧПК С 06(УДК 681.142.07(088.8) Дата опубликования описания 7Л.1966

Авторы изобретения

Ч. И. о. Аскеров, Ю. В. Ковачич и О. И. Семенков

Институт автоматики и телемеханики (технической кибернетики) АН СССР

Заявитель

БЛОК ИНТЕГРИРОВАНИЯ ЦИФРОВОГО

ДИФФЕРЕНЦИАЛЬНОГО АНАЛИЗАТОРА

ПОСЛЕДОВАТЕЛЬНОГО ТИПА

Известен блок интегрирования цифрового дифференциального анализатора последовательного типа, содержащий линию задержки для хранения приращений, счетчик приращений, сдвигающий регистр, сумматоры, вентили, схемы запрета и блок задания вида операций.

Предложенное устройство отличается тем, что в нем выход линии задержки для хранения приращений подсоединен к первому входу первого вентиля, а второй вход его — к выходу блока задания вида операний. Выход вентиля подключен ко входу сдвигающего регистра, выходы разрядов сдвнгающего регистра через вторые вентили, подсоединенные к устройству управления, — ко входам соответствующих разрядов счетчика приращений.

Разрядные выходы счетчика приращений соединены через схему сборки со входом схемы запрета, подключенной также к устройству управления, а выход ее — с первым входом третьего вентиля. Второй вход третьего вентиля подсоединен к выходу регистра хранения значений булевой функции.

Это позволяет сократить дополнительное оборудование, необходимое для выработки логических функций.

На чертеже изображена схема вычисления булевых функций в блоке интегрирования цифрового дифференциального анализатора.

Булевы переменные поступают по входу 1 через вентиль 2 в сдвигающий регистр 3. Содер>кимое сдвигающего регистра 8 передается параллельно через вентили 4 в счетчик приращений 5. Затем на вход счетчика приращений

5 с линии б задер>кки для хранения приращений начинают поступать импульсы тактовой частоты. Прн переходе счетчика через нулевое состояние на выходе 7 схемы запрета 8 образуется импульс, который открывает вентиль 9.

10 На выходе 10 вентиля 9 значение функции будет соответствовать поступившему набору переменных.

Булевы переменные хранятся в лшшн задержки для хранения приращений, а таблица

15 вычисляемой функции — в регистрах 11 интегратора. Программа вычислений задается по входу 12.

Предмет изобретения

20 Блок интегрирования цифрового дифференциального анализатора последовательного типа, содер>кащий линию задержки для хранения приращений, счетчик приращений, сдвигающий регистр, сумматоры, вентили, схемы

25 запрета н блок задания вида операций, от.шчатотаийся тем, что, с целью уменьшения дополнительного оборудования, необходимого для выработки логических функций, в нем выход линии задержки для хранения прираше30 ний подсоединен к первому входу первого вен185566

Составитель В. А, Субботин

Редактор И. Грузова Техред Г. E. Петровская Корректоры: В. П. Федулова и О. Б. Тюрина

Заказ 3009;5 Тираж 1075 Формат бум. 60> .,00 /q Объем 0,13 изд. л. Подписное

Ц11ИИГ1И Комитета по делам изобретений и открыгий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пп. Сапунова, 2 ткля, второй вход которого подключен к выходу блока задания вида операций; выход вентиля подсоединен ко входу сдвпгающего регистра; выходы разрядов сдвигающего регистра подсоединены через зторые вентили, подсоединенные также к устройству управления, ко входам соответствующих разрядов счетчика приращений; разрядные выходы счетчика приращений подсоединены через схему сборки ко входу схемы запрета, подключенно4 также к устройству управления, выход которой соединен с первым входом третьего вентиля, второй

«ход которого подключен к выходу регистра хранения значений булевой функции.