Устройство для моделирования запаздывания релейных элементов

Устройство для моделирования запаздывания релейных элементов

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 01.Ill.1966 (№ 1059388/26-24) Кл 21с 46/50 с присоединением заявки ¹

Приоритет

MIIK G 05f

Комитет по делам изобретений и открытий при Совете Министров

СССР

Опубликовано 30.lll.1967. Бюллетень № 8

Дата опубликования описания 29Х,1967

УДК 621.3.078(088.8) I

В. Я. Платов и Ю. С. Филатов

Военная инженерная орденов Ленина и Суворо а ax4ii95tllll).г: д им. Ф. Э. Дзержинского

Авторы изобоетения

Заявитель

УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ ЗАПАЗДЫВАНИЯ

РЕЛЕЙНЫХ ЭЛЕМЕНТОВ (вых, — (1вх х,С, ОА

Через время rcð — R,C..30 (вх (2), Известны устоойства для воспроизведения запаздывания при моделировании различных линейных и нелинейных функций, состоящие из релейно-коммутационных схем и интеграторог. или инерционных звеньев.

Предлагаемое устройство отличается тем, что в нем установлены дополнительный интегратор и два реле, из которых одно подключено параллельно входу устройства, а второе — в цепь обратной связи, охватывающей релейный блок. Это позволяет упростить схему моделирования симметричного несимметричного запаздывания при отпускании или срабатывания релейного элемента для сигналов различной полярности.

На чертеже изображена схема предлагаемого устройства.

Блок запаздывания включает последовательно включенные охваченные жесткой отрицательной обратной связью интегратор 1 и релейный блок 2, воспроизводящий обобщенную релейную характеристику, а также интегратор >, для фиксирования длительности входного импульса, и электромагнитные реле

4, 5, б и 7 типа РЭС-10 с собственным временем запаздывания 0,003 сек, обеспечивающих необходимую коммутацию схемы.

На входы интеграторов с выхода релейного элемента исследуемой системы поступает сигнал в форме прямоугольного импульса с фиксированной амплитудой и неизвестной заранее длительностью. При этом возможны два случая.

1. Длительность т„входного импульса меньше времени т, запаздывания при срабатывании релейного элемента, т. е. ти (fcp.

При подаче входного импульса срабатйвают реле 7 и в зависимости от полярности входного сигнала реле 4 или 5. Реле 7 контактами 8 подключаег параллельно сопротивлению R, во входной цепи интегратора 1 сопротивление R, а контактами 9 готовит цепь шунтирования выхода ин1сгратора 8. Реле 4 (или реле 5) контактами 10 блокируется и

15 дублирует подачу напряжения на вход интегратора 1, а контактами 11 и 12 расшунтирует выходы интеграторов, которые начинают интегрирование, При снятии входного импульса (еще до мо20 мента срабатывания релейного блока, т. е. до момента появления на его выходе напряжения) отпускает реле 7, вследствие чего интегратор 8 прекращает интегрирование. Выходное напряжение U,,, интегратора 3 зависит от

2S длительности входного импульса U,„

194164 где УоА — напряжение, соответствующее величине зоны нечувствительности характеристики релейного блока, выходное напряжение интегратора 1 превысит величину зоны нечувствительности релейного блока, и на его выходе, являющемся выходной всей схемы, устанавливается скачком напряжение U„„„„, которое заранее делают равным входному напряжению. При этом срабатывает реле б и своими контактами 18 рвет цепь (контакты

1 — 2) реле 4 (или реле 5), которое отпускает, а контактами14 подключает напряжение с выхода интегратора 8 на вход релейного блока (входное напряжение схемы на вход релейного блока при замкнутых контактах 9 реле 7 не поступает, так как закорачивается чере сопротивление R2 на землю) . Реле 4 (или реле 5) отпускает и прекращает подачу напряжения на вход интегратора 1. Наличие цепи отрицательной обратной связи приводит к тому, что выходное напряжение интегратора 1 начинает уменьшаться со скоростью.

U=-вых,, вх (о).

РтС2 ЙтС2

При значении Р,С2 — — РВС1 напряжение на выходе всей схемы после срабатывания релейного блока скачком упадет до нуля через время А В и отп "и + 1 1С2 (4) вх где ПА — напряжение, соответствующее ширине петли характеристики релейного блока, а тот — запаздывание при отпускании (выключении) релейного элемента.

При этом отпускает реле б и контактами

15 и 1б шунтирует выходы интеграторов. Схема возвращается в исходное состояние. ти ) тор

В отличие от первого случая, входной импульс снимается после срабатывания релейного блока, определяемого временем т,р (2).

Реле б, сработав, контактами 14 шунтирует выход интегратора 8, так как реле 7 под напряжением и его контакты 9 замкнуты. Выходное напряжение интегратора 8 становится равным нулю.

Для того, чтобы напряжение обратной связи компенсировало входное напряжение и выходное напряжение интегратора 1 перестало увеличиваться при срабатывании релейного блока, необходимо величину сопротивления R2 подобрать так, чтобы 1 2 (о)

Rl 2

При снятии входного импульса выходное напряжение интегратора 1, благодаря цепи обратной связи, начинает уменьшаться и че АВ рез время -.„„=Я С2 (6) вх скачком падает до нуля. Реле б отпускает, и схема возвращается в исходное состояние.

Из формул (2), (4) и (5) видно, что время

15 запаздывания определяется как параметрами интегратора, так и характеристиками релейного блока, что позволяет задавать величины ор и тоти независимо друг от друга.

Устройство позволяет моделировать времен20 ное запаздывание, изменяющееся в течение времени либо по заданному закону, либо в соответствии с некоторым сигналом, имеющимся в системе. Для этого в релейном блоке необходимо установить блоки переменных

25 коэффициентов или функциональные схемы.

Таким образом, предлагаемое устройство пригодно для воспроизведения запаздывания релейных элементов для любых соотношений времен запаздывания и длительностей имбо пульсов при единственном ограничении: очередной импульс не должен поступать на вход блока запаздывания раньше, чем исчезнет импульс на выходе релейного блока.

Предмет изобретения

Устройство для моделирования запаздыва40 ния релейных элементов, содержащее последовательно включенные интегратор и релеиный блок, отличающееся тем, что, с целью упрощения схемы моделирования симметричного и несимметричного запаздывания при

45 отпускании или срабатывании релейного элемента для сигналов различной полярности на его входе, в нем дополнительно установлены второй интегратор и два реле, из которых одно подключено параллельно входу устрой5р ства, а другое — в цепь жесткой отрицательной обратной связи, охватывающей релейный блок и первый интегратор, причем контакты этих реле включены в цепи управления обоими интеграторами.

194164

Составитель И, Н. Шувалова

Редактор Н. О. Громов Техред T. П. Курилко Корректоры: Г. И. Плешакова и Е. Н. Гудзова

Заказ 1479/17 Тираж 535 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Мпнисгров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2