Устройство для выполнения подпрограмм

Устройство для выполнения подпрограмм

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и предназначено для использования в центральных процессорах ЭВМ высокой производительности . Цепь изобретения - расширение области применения за счет обеспечения одновременной подготовки нескольких процедурных переходов и уменьшения количества обращений к оперативной памяти Устройство содержит блок памяти , блок памяти параметров, три элемента сравнения , два сумматора, семь входных регистров, одиннадцать регистров, три выходных регистра, одиннадцать коммутаторов, блок управления. Новым в устройстве является наличие двух дополнительных блоков памяти, дополнительного сумматора двадцати трех дополнительных регистров, двух дополнительных элементов сравнения, четырнадцати дополнительных коммутаторов, четырех блоков выработки модифицированного значения адреса. 11 ил.

(19) RU (11) (51) 5 G06 Е9 40

ОПИСАНИЕ ИЗОБРЕТЕНИ

К ПАТЕНТУ

Комитет Российской Федерации по патентам и товарным знакам (21) 4921581/24 (22) 28.12.90 (46) 30.10.93 Бюл. ¹ 39 — 40 (71) Институт точной механики и вычислительной техники им.САЛебедева PAH (72) Волин В.С.; Лизоркина Г.Ф.: Лизоркин А.П.; Груздов ФА; Артемов AM. (73) Институт точной механики и вычислительной техники им.САЛебедева PAH (54) УСТРОЙСТВО ДЛЯ ВЫПОЛНЕНИЯ ПОДПРОГРАММ (57) Изобретение относится к вычислительной технике и предназначено для использования в центральных процессорах .3ВМ высокой производи. тельности. Цель изобретения — расширение области применения за счет обеспечения одновременной подготовки нескольких процедурных переходов и уменьшения количества обращений к оперативной памяти. Устройство содержит блок памяти, блок памяти параметров, три элемента сравнения, два сумматора, семь входных регистров. одиннадцать регистров, три выходных регистра, одиннадцать коммутаторов, блок управления. Новым в устройстве является наличие двух дополнительных блоков памяти, дополнительного сумматора двадцати трех дополнительных регистров. двух дополнительных элементов сравнения, четырнадцати дополнительных коммутаторов, четырех блоков выработки модифицированного значения адреса. 11 ил.

2002298

Изобретение относится к вычислительной технике и предназначено для использования в центральных процессорах (ЦП) ЭВМ высокой производител ьности.

Цель изобретения — расширение области применения за счет обеспечения одновременной подготовки нескольких процедурных переходов и уменьшения количества обращений к оперативной памяти, На фиг. 1 — 6 представлена блок-схема устройства вызова подпрограмм; на фиг, 7,— структура информации, приходящей по шине управляющей информации из устройства управления ЦП; на фиг, 8 — структура адресации к коду процедуры и данным; на фиг. 9 — структура стека активации процедуры и управляющего слова возврата; на фиг. 10 и

11 — алгоритм работы блока управления, Устройство содержит первый входной регистр 1. второй входной регистр 2, тоетий входной регистр 3, четвертый входной регистр 4, блок 5 управления, первый регистр

6, первый коммутатор 7, второй коммутатор

8, второй регистр 9, третий регистр 10, первый дополнительный блок 11 памя ги, третий коммутатор 12, блок 13 памяти, первый дополнительный коммутатор 14, второй дополнительный коммутатор 15, первый дополнительный регистр 16, второй дополнительный регистр 17, второй дополнительный блок 18 памяти, четвертый регистр 19, пятый регистр 20, первый элемент 21 сравнения, второй элемент 22 сравнения, третий дополнительный коммутатор 23, третий дополнительный регистр 24, четвертый дополнительный регистр 25, пятый дополнительный регистр 26, четвертый коммутатор 27, шестой регистр 28, пятый коммутатор 29, первый сумматор 30, первый блок 31 выработки модифицированного значения адреса, второй блок 32 выработки модифицированного значения адреса, четвертый дополнительный коммутатор 33, пятый дополнительный коммутатор 34, шестой дополнительный регистр 35, седьмой дополнительный регистр 36, первый дополнительный элемент 37 сравнения, второй дополнительный элемент 38 сравнения, восьмой дополнительный регистр 39, девятый дополнительный регистр 40, десятый дополнительный регистр 41, одиннадцатый дополнительный регистр 42, шестой дополнительный коммутатор 43, седьмой дополпятнадцатый дополнительный регистр 51, шестнадцатый дополнительный регистр 52, семнадцатый дополнительный регистр 53, восьмой дополнительный коммутатор 54, девятый дополнительный коммутатор 55, десятый дополнительный коммутатор 56, восемнадцатый дополнительный регистр

57, девятнадцатый дополнительный регистр

58, двадцатый дополнительный регистр 59. двадцать первый дополнительный регистр

60, двадцать второй дополнительный регистр 61, одиннадцатый дополнительный коммутатор 62, двенадцатый дополнительный коммутатор 63, тринадцатый дополнительный коммутатор 64, седьмой регистр 65, восьмой регистр 66, четырнадцатый дополнительный коммутатор 67, девятый регистр

68, двадцать третий дополнительный регистр 69, шестой коммутатор 70, десятый регистр 71, блок 72 памяти параметров, 5

20 седьмой коммутатор 73, восьмой коммутатор 74, первый выходной регистр 75, четвертый блок 76 выработки модифицированного значения адреса, девятый коммутатор 77, второй выходной регистр 78, двадцать четвертый дополнительный регистр 79, пятый входной регистр 80, третий элемент 81 сравнения, десятый коммутатор 82, шестой входной регистр 83, третий дополнительный элемент 84 сравнения, второй сумматор 85, 25

30 одиннадцатый коммутатор 86, третий выходной регистр 87, входную информационную нулевую шину 88 числа из буфера стека, входную информационную первую шику 89 числа из буфера стека. входную информационную шину 90 числа ассоциативного ЗУ глобалов, входную информационную шину

91 числа из гокальной памяти, входную шину 92 управляющей информации из блока управления ЦП, входную шину 93 индекса

40 команд из буфера команд (БК), входную шину 94 регистра состояния блока управления

ЦП, входную информационную шину 95 дискриптора программного сегмента (ДПС) из буфера стека, выходную информационную шину 96 числа в буфер стека, выходную информационную шину 97 числа в устройство преобразования чисел, входную шину 98 математического адреса в ассоциативное

3У страниц, выходную шину 99 адреса ДПС

50 в БК, выходную шину 100 индекса команды в буфер стека. первую информационную шину 101. втору.о информационную шину

102, третью информационную шину 103, дополнительную информационную шину 104. нительный коммутатор 44, двенадцатый дополнительный регистр 45, тринадцатый дополнительный регистр 46, третий блок 47

Блок 5 управления имеет с первого по восьмой информационные входы 105-1— выработки модифицированного значения

105-8, первый регистр 6 — информационный вход 106 — 1, управляющий вход 106-2, перадреса, дополнительный сумматор 48, дополнительный входной регистр 49, четырнадцатый дополнительный регистр 50. вый коммутатор 7 — с первого по четвертый

2002298

20 уменьшающиеся значения. Если считанная из блока 18 пара слов - УСВ и БР (или УСВ и БСП), то выполняются формирование регистра 3 состояния РДК, БТАЗРДК и коррекция контекста как при подготовке выхода из процедуры {запрос о коде и ДПС не производится). Если считанная из блока 18 (БСТС) пара cnoc — ЛС, то ее ассоциативная часть сравнивается с регистра 79 на элементе 84 сравнения, Формула изобретения

УСТРОЙСТВО ДЛЯ ВЫПОЛНЕНИЯ

ПОДПРОГРАММ. содержащее блок памяти, блок памяти параметров, три элемента сравнения, два сумматора, семь входных регистров, десять регистров, три выходных регистра, одиннадцать коммутаторов, блок управления, информационный вход первого входного регистра и первый информациОнный вход блока управления соединены с входной информационной нулевой шиной числа из буфера стека, информационный вход второго входного регистра и второй информационный вход блока управления подключены K входнОЙ информационноЙ первой шине числа из буфера стека, информационный вход третьего входного регистра и третий информационный вход блока управления соединены с входной информационной шиной числа из ассоциативного запоминающего устройства глобалов, информационный вход четвертого входного регистра и четвертый информационный вход блока управления подключены к входной инфоомационнай шина числа из локальной памяти, пятый инфоомационный вход блока управления, первый информационный вход блока памяти параметров, информационные входы пятого и шестого входных регистров соединены с. ьходной шиной управляющей информации из устройства управления центральным процессором, выход первого входного регистра соединен с информационным входом первого регистра, выход которого подключен к первому информационному входу первого коммутатора, второй и третий информационные входы которого соедин чы с выходами первого и третьего входных регистров соответственно, выход первого коммутатора подключен к информационному входу второго регистра, выходы второго и четвертого входных регистров соединены с первым и вторым информационными входами второго коммутатора, выход которого подключен к информационному входу третьего регистра, первый информационный вход третьего

При сравнении коррекции по ситуации прекращается и встает триггер окончания коррекции — ТОККОР, далее аналогично ко. манде ВЫХ. Выполнение ПРХС полностью

5 аналогично выполнению выхода из процедуры. (56) Техническое описание МВК "Эльбрус—

1".

Техническое описание МВК "Эльбрус10 2". коммутатора соединен с выходом шестого, регистра, выход третьего коммутатора подключен к информационному входу блока

15 памяти, первый информационный выход которого соединен с выходной информационной шиной числа в буфер стека, выход второго регистра подключен к информационным входам четвертого; пятого регист20 pos к первым информационным входам третьего элемента сравнения и десятого коммутатора, к второму информационному входу блока памяти параметров, выход которого соединен с четвертым информационным входом восьмого коммутатора, выходы четвертого и пятого регистров соединены с первыми информационными входами первого и второго элементов сравнения соответственно, выходы которых образуют первую информационную шину, которая соединена с седьмым входом устройства управления, выход. четвертого коммутатора соединен с информа35 ционным входом шестого регистра, выход которого подключен к первому информационному входу пятого коммутатора и второму информационному входу восьмого коммутатора, выход пятого коммутатора

40 соединен с первым входом первого сумматора, первый информационный вход восьмого коммутатора соединен с выходами. седьмого и восьмого регистров, которые образуют вторую информационную шину, 45 выход девятого регистра подключен к первым информационным входам шестого и седьмого коммутаторов, выход шестого коммутатора подключен к информационному входу десятого регистра, выход которо50 го соединен с вторым информационным входом седьмого коммутатора и пятым информационным входом восьмого коммутатора, выход которого подключен к информационному входу первого выходно55 ro регистра, выход которого соединен с выходной информационной шиной числа в устройстве преобразования чисел, выход седьмого коммутатора образует третью информационную шину и подключен к первому информационному входу девятого

2002298 коммутатора, выход которого соединен с информационным входом второго выходного регистра, выход которого подключен к выходной шине математического адреса в ассоциативное запоминающее устройство страниц, выход пятого входного регистра соединен с первым информационным входом десятого коммутатора и первым входом третьего элемента сравнения, к второму входу которого и второму информационному входу десятого коммутатора подключен выход пятого входного регистра, выход шестого входного регистра подключен к первому входу второго сумматора, выход третьего элемента срав- 1 нения соединен с третьим информационным входом десятого коммутатора, выход которого подключен к второму входу второго сумматора, выход которого соединен с первым информационным входом один- 2 надцатого коммутатора, к второму информационному входу которого подключена шина логического нуля устройства подпрограмм, выход одиннадцатого коммутатора соединен с информационным входом 2 третьего выходного регистра, выход которого подключен к выходной шине индекса команды в буфер команд, входы записи пятого, шестого, седьмого входных регистров, первого регистра и регистров с четвертого по десятый соединены с выходами блока управления с первого по одиннадцатый, двенадцатый и тринадцатый выходы которого соединены с входами за- З писи первого и второго выходных регистров, управляющие входы коммутаторов с первого по одиннадцатый соединены с выходами блока управления с четырнадцатого по двадцать пятый, двадцать шестой и 4 двадцать седьмой выходы которого соединены с адресными входами блока памяти и блока памяти параметров соответственно, входы записи которых соединены с двадцать восьмым и двадцать девятым выхода- 45 ми блока управления, синхровход устройства подпрограмм соединен с синхровходами блока управления, входных регистров с пятого по седьмой, первого и с четвертого по десятый регистров блока па- 50 мяти, блока памяти параметров, первого и второго выходных регистров и входами записи входных регистров с первого по четвертый, второго и третьего регистров, третьего выходного регистра, отличающее-55 ся тем, что, с целью расширения области применения устройства путем обеспечения одновременной подготовки нескольких процедурных переходов и уменьшения количества обращений к оперативной памяти, в устройство введены два дополнительных блока памяти, дополнительный сумматор, три дополнительных элемента сравнения, двадцать четыре дополнительных регистра, четырнадцать дополнительных коммутаторов, четыре блока выработки модификации значения адреса, причем первый и второй информационные входы первого дополнительного блока, па0 мяти соединены с выходами второго и третьего регистров соответственно, выход второго регистра соединен с вторым информационным входом третьего дополнительного коммутатора, с

5 информационными входами шестого, седьмого и двадцать четвертого дополнительных регистров, с первыми информационными входами четвертого, шестого, седьмого и тринадцатого допол0 нительных коммутаторов, с вторым информационным входом десятого дополнительнОго коммутатора, с третьими информационными входами четырнадцатого дополнительного и одиннадцатого ком5 мутаторов, с третьим и четвертым информационными входами девятого коммутатора, выход первого дополнительного блока памяти подключен к второму информационному входу третьего коммутатора, второй и третий выходы блока памяти соединены соответственно с первыми информационными входами первого и второго дополнительных. коммутаторов, входная шина индекса команд из буфера команд соединена с вторым информационным входом первого дополнительного коммутатора, к третьему информационному входу которого подключена вторая информаци0 онная шина, входная шина регистра состояния устройства управления центральным процессором соединена с вторым информационным входом второго дополнительного коммутатора, третий информационный вход которого соединен с выходом десятого регистра, выходы первого и второго дополнительных коммутаторов соединены с информационными входами первого и второго дополнительных регистров соответственно, выходы которых подключены соответственно к первому и второму информационным входам второго дополнительного блока памяти, третий информационный вход которого соединен с выходом шестого дополнительного коммутатора, первый информационный выход второго дополнительного блока памяти подключен к четвертым информационным входам первого и одиннадцатого коммутаторов, к третьему информационному входу

2002298 десятого дополнительного коммутатора, к информационному входу двадцать второго дополнительного регистра, второй информационный выход второго дополнительного блока памяти соединен с третьим информационным входом второго коммутатора, вторыми информационными входами четырнадцатого дополнительного коммутатора и двадцать четвертого дополнительного регистра, с информационным входом девятого регистра, первый информационный вход третьего дополнительного коммутатора, информационные входы третьего и четвертого дополнительных регистров подключены к выходу первого сумматора, выход третьего дополнительного коммутатора соединен с информационным входом пятого дополнительного регистра, выходы третьего, четвертого, пятого дополнительных регистров соединены соответственно с первым, вторым, третьим информационными входами четвертого коммутатора, выход пятого дополнительного

,регистра подключен к второму информационному входу пятого коммутатора, выходы шестого и седьмого дополнигельных регистров подключены к первым входам первого и второго дополнительных элементов сравнения соответственно, к вторым входам которых подсоединен выход дополнительного сумматора, выходы первого и второго дополнительных элементов сравнения образуют дополнительную информационную шину, которая соединена с восьмым входом блока управления. выходы восьмого, девятого и десятого дополнительных регистров соединены соответственно с первым, вторым и третьим информационными входами шестого дополнительного коммутатора, выход которого подключен к информационному входу двенадцатого дополнительного регистра, выход которого соединен с первым входом дополнительного сумматора и третьим информационным входом восьмого коммутатора, выход дополнительного сумматора подключен к информационным входам восьмого, девятого дополнительных регистров и второму информационному входу четвертого дополнительного коммутатора, выход которого соединен с информационным входом десятого дополнительного регистра, выход которого подключен к третьему информационному входу шестого дополнительного коммутатора и входу первого блока выработки модифицированного значения адреса, выход которого подключен к третьему информационному входу четвертого дополнительного коммутатора, шина логического нуля устройства соединена с вторыми информационными входами пятого и седьмого дополнительных коммутаторов, выход пятого дополнительного коммутатора подключен к информационному входу одиннадцатого дополнительного регистра, выход которого соединен с третьим информационным входом седьмого дополнительного коммутатощ0 ра и входом второго блока выработки модифицированного значения адреса, выход которого соединен с вторым информационным входом пятого дополнительного коммутатора, выход седьмого дополни) тельного коммутатора подключен к информационному входу тринадцатого дополнительного регистра, выход которого соединен с вторым входом дополнительного сумматора и входом третьего блока вы20 работки модифицированного значения адреса, выход которого соединен с четвертым информационным входом седьмого дополнительного коммутатора, информационные входы дополнительных регистров

25 с четырнадцатого по девятнадцатый и двадцать первого дополнительного регистра и первый информационный вход десятого дополнительного+МрзррТоо<зацоор

К о:зрй К МАИ" р.9ацьйИрпрЕА д" Ф -@А 0 Ч подключен к информационному входу седьмого регистра, выход двенадцатого дополнительного коммутатора соединен с третьей информационной шиной, выход двадцать второго дополнительного регистра подключен к второму информационному входу тринадцатого дополнительного коммутатора, третий информационный вход которого и шестой информационный вход

40 блока управления соединены с выходом дополнительного входного регистра, информационный вход которого соединен с входной информационной шиной дескриптора программного сегмента из буфера

45 стека, выход тринадцатого дополнительного коммутатора подключен к информационному входу восьмого регистра, выход девятого регистра соединен с первым информационным входом четырнадцатого до50 полнительного коммутатора, выход которого подключен к информационному входу двадцать третьего дополнительного регистра, выход которого соединен с вторым информационным входом шестого

Якоммутатора и третьим информационным входом седьмого коммутатора, выход второго регистра подключен к выходной шине адреса дескриптора программного сегмента в буфер команд и через четвертый блок выработки модифицированного значения

2 ) 20022 адреса- к второму информационному входу девятого коммутатора, выход двадцать четвертого дополнительного регистра соединен с первым входом третьего дополнительного элемента сравнения, к второму входу которого подключен выход первого сумматора, выход третьего элемента сравнения соединен с девятым информационным входом блока управления, входы записи с третьего по шестнадцатый, восемнадцатого, девятнадцатого, двадцатого, двадцать второго, двадцать третьего и двадцать четвертого дополнительных регистров соединены с выходами блока управления, с тридцатого по пятидесятый, с пятьдесят первого по шестьдесят четвер98 тый выходы которого соединены с управляющими входами дополнительных коммутаторов с первого по четырнадцатый, адресный вход и вход записи дополнительного блока памяти соединены с шестьдесят пятым и шестьдесят шестым выходами блока управления. синхровход устройства соединен с синхровходами с третьего по шестнадцатый, восемнадцатого, девятнадцатого, двадцатого, двадцать второго, двадцать третьего и двадцать четвертого дополнительных регистров и входами записи первого, второго, семнадцатого и двадцать третьего дополнительных регистров.

2002298

30

50 информационные входы 107-1 — 107-4, управляющий вход 107 — 5, второй коммутатор

8 — с первого по третий информационные входы 108 — 1 — 108 — 3, управляющий вход

108-4, первый дополнительный блок 11 памяти — первый и второй информационные входы 109 — 1 и 109 — 2, управляющий вход

109 — 3, третий коммутатор 12 — первый и второй информационные входы 110-1 и

110 — 2, управляющий вход 110 — 3, блок 13 памяти — информационный вход 111-1, управляющий вход 111-2, с первого по третий выходы 112 — 1 — 112 — 3, первыйдополнительный коммутатор 14 — с первого по третий информационные входы 113-1 — 113 — 3, управляющий вход 113-4, второй дополнительный коммутатор 15 — с первого по третий информационные входы 114-1—

114-3, управляющий вход 114-4, второй дополнительный блок 18 памяти — с первого по третий информационные входы 115-1

115-3, первый. второй выходы 116-1, 116-2.

Четвертый регистр 19 истлеет информационный вход 117-1, управляющий вход 117 — 2, пятый регистр 20 — информационный вход

118-1, управляющий вход 118 — 2, первый элемент 21 сравнения — первый и второй информационные входы 119 — 1 и 119 — 2, второй элемент 22 сравнения — первый и второй информационные входы 120 — 1 и 120-2, третий дополнительный коммутатор 23— первый и второй информационные входы

121 — 1 и 121 — 2, управляющий вход 121-3, третий дополнительный регистр 24 — информационный вход 122 — 1, управляющий вход

122-2, четвертый дополнительный регистр

25 — информационный вход 123 — 1, управляющий вход 123 — 2, пятый дополнительный регистр 26 — информационный вход 124-1, управляющий вход 124 — 2, четвертый коммутатор 27 — с первого по третий информационные входы 125-1 — 125 — 3, управляющий вход 125-4, шестой регистр 28 -- информационный вход 126-1, управляющий вход

126 — 2, пятый коммутатор 29 — первый и второй информационные входы 127 — 1 и 127 — 2, управляющий вход 127 — З,первый сумматор

30 — первый и второй информационные входы 128 — 1 и 128 — 2. Четоертый дополнительный коммутатор 33 имеет с первого по четвертый информационные входы 129-1—

129 — 4, управляющий вход 129 — 5, пятый дополнительный коммутатор 34 — первый, второй и третий информационные входы 130 — 1, 130 — 2 и 130 — 3, уп ра вл я о щий вход 130-4, шестой дополнительный регистр 35 — информационный вход 131-1, управляющий вход 131 — 2, седьмой дополнительный регистр 36 — информационный вход 132 — 1, управляющий вход 132-2, первый дополнительный элемент 37 сравнения— первый и второй информационные входы

133 — 1 и 133 — 2, второй дополнительный элемент 38 сравнения — первый и второй информационные. входы 134 — 1 и 134-2, восьмой дополнительный регистр 39 — информационный вход 135 — 1, управляющий вход 135 — 2. девятый дополнительный регистр 40 — информационный вход 136-1, управляющий вход 136-2, десятый дополнительный регистр 41 — информационный вход 137 — 1, управляющий вход 1372, одиннадцатый дополнительный регистр

42 — информационный вход 138 — 1, управляющий вход 138 — 2, шестой дополнительный коммутатор 43 — с первого по третий информационные входы 139 — 1 — 139 — 3, управляющий вход 139 — 4, седьмой дополнительный коммутатор 44 — с первого по четвертый информационные входы 140 — 1 — 140 — 4, управляющий вход 140 — 5, двенадцатый дополнительный регистр 45 информационный вход141 — 1, управляющий вход 141-2, тринадцатый дополнительный регистр 46 — информационный вход 142-1, управляющий вход 142-2, дополнительный сумматор 48 — первый и второй информаци-. онные входы 143 — 1 и 143 — 2. Четырнадцатый дополнительный регистр 50 имеет информационный вход 144-1, управляющий вход

144 — 2, пятнадцатый дополнительный регистр 51 — информационный вход 145 — 1, управляющий вход 145-2, шестнадцатый дополнительный регистр 52 — информацианный вход 146 — 1, управляющий вход 1462, восьмой дополнительный коммутатор 54 — с первого по третий информационные входы 147 — 1 — 147 — 3, управляющий вход 147 — 4, девятый дополнительный коммутатор 55— первый и второй информационные входы

148 — 1 и 148 — 2, управляющий вход 148-3, десятый дополнительный коммутатор 56 — с первого по третий информационные входы

149-1 — 149-3, управляющий вход 149-1, восемнадцатый дополнительный регистр 57 — информационный вход 150 — 1, управляющий вход 150 — 2, девятнадцатый дополнительный регистр58 — информационный вход

151-1, управляющий вход 151-2, двадцатый дополнительный регистр 59 — информационный вход 152-1, управляющий вход 1522, двадцать второй дополнительный регистр

61 — информационный вход 153-1, управляющий вход 153-2, одиннадцатый дополнительный коммутатор 62 — с первого по третий информационные входы 154 — 1

154-3, управляющий вход 154 — 4, двенадцатый дополнительный коммутатор 63 — первый и второй информационные входы 155 — 1 и 155 — 2, управляющий вход 155-3, тринад- 7

2002298

30

50

55 цатый дополнительный коммутатор 64— первый, второй и третий информационные входы 156-1, 156-2 и 156-3, управляющий вход 156-4, седьмой регистр 65 — информационный вход 157-1, управляющий вход

157 — 2, восьмой регистр 66 — информационный вход 158-1, управляющий вход 158 — 2.

Четырнад:,атый дополнительный коммутатор 67 имеет с пеового по третий информационные входы 159-1 — 159-3, управляю ций вход 159 — 4, девятый регистр

68 — информационный вход 160 — 1,управляющий вход 160-2, двадцать третий дополнительный регистр 69 — информационный вход

161-1. управляющий вход 161-2, шестой коммутатор 70 — первый и второй информационные входы 162 — 1 и 162-2, управляющий вход 162 — 3, десятый регистр 71 информационный вход 163-1, управляющий вход 163-2, седьмой коммутатор 73— первый, второй и третий информационные входы 164 — 1, 164 — 2 и 164 — 3, управляющий вход 164 — 4, восьмой коммутатор 74 — с первого по пятый информационные входы 165—

", — 165-5, управляющий вход 165 — 6, первый выходной регистр 75 — информационный вход 166 — 1, управляющий вход 166 — 2, девятый коммутатор 77 — c первого по четвертый информационные входы 167 — 1 — 167 — 4, управляющий вход 167-5, второй выходной регистр 78 — информационный вход 168-1, управляющий вход 168-2. Шестой входной регисгр 80 имеет информационный вход

169-1, управляющий вход 169 — 2. третий элемент 81 сравнения — первый и второй информационные входы 170 — 1 и 170 — 2, десятый коммутатор 82 — первый и второй информационные входы l71 — 1 и 171-2, управляющий вход 171 — 3, шестой входной регистр 83 — информационный вход 172-1, управляющий вход 172-2, второй сумматор

85- первый и второй информационные входы 173 1 и 175 — 2, одиннадцатый коммутатор 86 — с первого по четвертый информационные входы 174-1 — 174-4, управляющий вход 174-5, двадцать четвертый дополнительный регистр 79 — первый и второй информационные входы 175 — 1 и 175 — 2, управляющий вход 175-3, третий дополнительный элемент 84 сравнения — первый и второй входы 176-1 и 176-2, блок 72 памяти параметров — первый и второй информационные входы 177-1 и 177 — 2, управляющий вход 177-3, Входная информационная нулевая шина 88 соединена с входом nepeot.î входного регистра 1 и с первым информационным входом 105-1 блока 5 управления, Входная информационная первая шина 89 подключена к входу втооого входного регистра 2 и к второму информационному входу 105-2 блока 5 управления. Входная информационная шина 90 соединена с входом третьего входного регистра 3 и с третьим входом

105-3 блока 5 управления. Входная информационная шина 91 подключена к четвертому входному регистру 4 и к четвертому информационному входу 105 — 4 блока 5 управления. Входная шина 92 соединена с пятым информационным входом 105-5 блока

5управления, с информационными входами

144-1, 145 — 1, 146 — 1, 150 — 1, 151-1, 152 — 1, 169-1, 172-1 регистров 50, 51, 52, 53. 57, 58, 60, 80, 83, с первыми информационными входами 149-1 коммутатора 56 и 177 — 1 блока 72 памяти параметров. Входная шина 93 подключена к второму информационному входу 113-2 коммутатора 14. Входная шина

94 соединена с вторым информационным входом 114-2 коммутатора 15, Входная шина 95 подключена к входу регистра 49; Шина логического "0" соединена с первым информационным входом 130-1 коммутатора 24. вторыми информационными входами 1402, 174-2 коммутаторов 44, 86. Выход регистра 1 соединен с информационным входом

106-1 регистра 6 и вторым информационным входом 107 — 2 коммутатора 7, первый вход 107-1 которого подключен к выходу регистра 6. Третий вход 107 — 3 коммутатора

7 соединен с выходом регистра 3. Выходы регистров 2 и 4 соединены с первым и вторым информационными входами 108 — 1 и

108 — 2 ко лмутатора 8. Выход коммутатора 7 соединен с входом регистра 9, выход которого подключен к первому информационному входу 109-1 блока 11 памяти, к информационным входам 117-41, 118 — 1 регистров 19, 20, к второму информационному входу t21-2 коммутатора 23, к информационным входам 131 — 1, 132 — 1. регистров 35, 36, к первым информационным входам 1291, 140-1, 156-1 коммутаторов 33, 44, 64, к второму информационному входу 149-2 коммутатора 56, к третьим информационным входам 159-3, 174-3 коммутаторов 67, 86, к входу 177 — ? блока 72 памяти параметров, к третьему и четвертому информационным входам 167-3 и 167-4 коммутатора 77.

Выход коммутатора 8 через регистр 10 соединен с вторым информационным входом

109 — 2 первого дополнительного блока 11 памяти, выход которого подключен к второму информационному входу 110-2 коммутатора 12, первый вход 110-.1 которого соединен с выходом регистра 28, Выход коммутатора 12 соединен с первым информационным входом 111-1 блока 13 памяти, первый выход 112-1 которого подключен к выходной информационной шине 96, вто2002298

5

55 рой и третий выходы 112-2 и 112 — 3 — к первым информационным входам 113 — 1, 114-1 коммутаторов 14 и 5 соответственно.

Третий информационный вход 113-3 коммутатора 14 соединен с второй информационной шиной 10-2, третий информационный вход 114-3 коммутатора 15 подключен к выходу регистра 71. Выходы коммутаторов 14 и 15 через регистры 16 и 17,соединены соответственно с первым и вторым информационными входами 115 — 1 и 115-2 второго дополнительного блока 18 памяти, третий информационный вход 115 — 3 которого подключен к выходу коммутатора 43, Первый выход 116-1 блока 18 подключен к четвертому информационному входу 107 — 4 коммутатора 7, к третьему информационному входу 149 — 3 коммутатора 56, к информационному входу 153 — 1 регистра 61, к четвертому информационному входу 174-4 коммутатора 86. Второй выход 116-42 блока

18 соединен с третьим информационным входом 108-3 коммутатора 8, с вторым информационным входом 159 — 2 коммутатора

67, с информационным входом 160 — 1 регистра 68. Выходы регистров 19, 20 подключены соответственно к первым информационным входам 119 — 1, 120 — 1 элементов 21, 22 сравнения, выходы которых соединены с первой информационной шиной 101, которая подключена к седьмому входу 105 — 7 блока 5 управления. Выходы регистров 24, 25, 26 соединены соответственно с первым, вторым и третьим информационными входами 125 — 1, 125-2 и 125 — 3 коммутатора 27, выход которого подключен к информационному входу 126 — 1 регистра

28; Выход регистра 28 соединен с первым информационным входом 127 — 1 коммутатора 29, к второму информационному входу

127 — 2 которого подключен выход регистра

26, Выход коммутатора 29 соединен с первым информационным входом 128-1 первого сумматора 30, выход которого подключен к информационным входам 122 — 1, 123-1 регистров 24, 25 и к первому информационному входу 121 — 1 коммутатора 23, к вторым входам 119-2, 120-2 элементов 21, 22 сравнения, к первому входу 176 — 1 элемента 84 сравнения. Выходы регистров 35, 36 соединены соответственно с первыми входами

133-1, 134-1 элементов 37, 38 сравнения, выходы которых подключены к дополнительной информационной шине l04. соединенной с восьмым информационным входом 105 — 8 блока 5 управления. Выходы регистров 39, 40, 41 подключены соответственно к первому, второму и третьему информационным входам 139-1, 139-2 и 139-3 коммутатора 43, выход которого соединен с информационным входом регистра 45. Выход регистра 45 подключен к третьему информационному входу 165-3 коммутатора

74, к четвертому информационному входу

129-4 коммутатора 33, к первому информационному входу дополнительного сумматора 48, выход которого соединен с вторыми информационными входами 133 — 2, 134-2 элементов 37. 38 сравнения, с информационными входами регистров 39, 40 и первым информационным входом 129 — 1 коммутатора 33, третий информационный вход 129 — 3 которого через первый блок 31 выработки модифицированного значения адреса подключен к выходу регистра 41. Выход коммутатора 34 соединен с информационным входом регистра 42, выход которого подключен к третьему информационному входу

140-3 коммутатора 44 и через второй блок

32 выработки модифицированного значения адреса к третьему информационному входу 130 — 3 коммутатора 34. Выход коммутатора 44 соединен с информационным входом 142-1 регистра 46, выход которого подключен к второму информационному входу дополнительного сумматора 48 и через третий блок 47 выработки модифицированного значения адреса к четвертому информационному входу 140 — 4 коммутатора 44. Выходы регистров 50, 51, 52 соединены соответственно с информационными входами 147-1, 147 — 2, 147 — 3 коммутатора

54. Регистр 52 подключен также к первому информационному входу 148 — 1 коммутатора 55, второй информационный вход которого соединен с выходом регистра 53.

Выход коммутатора 54 подключен к второй информационной шине 102, выход коммутатора 55 соединен с вторым информационным входом 128 — 2 первого сумматора 30.

Выходы регистров 57, 58, 59 соединены соответственно с информационными входами

154-1, 154 — 2, 154 — 3 коммутатора 62, выход которого подключен к информационному входу 157 — 1 регистра 65. Выход регистра 59 соединен также с первым информационным входом 155 — 1 коммутатора 63, второй информационный вход 155 — 2 которого подключен к выходу регистра 60. Выход коммутатора 63 подключен к третьей информа цион ной шине 103. В ыход регистра 61 соединен с вторым информационным входом 156-2 коммутатора 64, к третьему входу которого и к шестому входу 105 — 6 блока 5 управления подключен выход входного регистра 49. Выход коммутатора 64 соединен с информационным входом 158-1 регистра

66, выход которого и выход регистра 65 подключены к второй информационной шине

102. Выход коммутатора 67 соединен с пер2002298

30

50 вым и««формационным входом 161-1 регистра 69. выход которого подключен к второму информационному входу 162-2 коммутатора 70. Выход регистра 68 соединен с первыми информационными входами 159-1, 162--1, 164 — 1 коммутаторов 67, 70. 73, Выхо