Имитатор сигналов управления позиционированием магнитных головок относительно магнитных дисков

Имитатор сигналов управления позиционированием магнитных головок относительно магнитных дисков

Реферат

 

Изобретение относится к накоплению информации, а именно к имитаторам сигналов управления позиционированием магнитных головок, и может быть использовано для испытания накопителей на магнитных дисках. Сущность изобретения заключается в том, что за счет введения новых элементов и их связей, которые позволяют обеспечить управление позиционированием магнитных головок накопителей различных типов, одновременно подключенных к имитатору, разделенный для каждого накопителя анализ наличия и времени появления сигналов идентификации состояния путем программной установки временных границ допустимого времени появления этих сигналов, контроль скорости вращения дисков для каждого накопителя и повышение степени автоматизации и гибкости процесса испытаний, расширена область применения устройства. 6 ил.

Изобретение относится к накоплению информации, а именно к имитаторам сигналов управления позиционированием магнитных головок записи-воспроизведения, и может быть использовано для испытания накопителей на магнитных дисках (НМД).

Известен имитатор сигналов стенда для испытания накопителей на магнитных дисках, содержащий выходную шину, одновибратор, генератор импульсов, входную шину, триггер, счетчик, блок начальной установки [1]. Недостатком этого устройства является узкая область применения, состоящая в невозможности одновременного испытания нескольких накопителей с одновременным контролем их состояния и работоспособности.

Известен имитатор сигналов управления позиционирования магнитных головок относительно магнитных дисков, содержащий генератор импульсов, одновибратор, два счетчика, триггер, блок начальной установки, три элемента И-НЕ, группу элементов И, элемент НЕ и дешифратор [2]. Недостатком этого устройства является узкая область применения, состоящая в невозможности изменять в зависимости от типа накопителей частоту следования сигналов "Шаг", максимальное число цилиндров (дорожек) на пакете дисков, контролировать состояние накопителей.

Наиболее близким к предлагаемому изобретению по технической сущности и достигаемому положительному эффекту является имитатор сигналов управления позиционированием магнитных головок относительно магнитных дисков, содержащий генератор импульсов, одновибратор, три счетчика импульсов, четыре триггера, группу триггеров, генератор констант, группу регистров, группу одновибраторов, блок постоянной памяти, коммутатор, две группы элементов И, пять элементов И, причем выход одновибратора подключен к счетному входу первого триггера, инверсный выход первого триггера подключен к входной шине направления устройства, выход генератора импульсов подключен к счетному входу второго счетчика, выход одновибратора подключен к прямым входам элементов И первой группы, выходы которых подключены к соответствующим линиям выходной шины "Шаг", линии входной шины сигналов "Индекс" через группу одновибраторов подключены к первым входам элементов И второй группы, к вторым входам которых подключены соответствующие линии входной шины сигналов нулевой дорожки накопителей, выходы второй группы элементов И подключены к входам первого элемента И, выход которого подключен к входу сброса первого, к установочному синхронному второго и синхронизирующим входам второго и третьего триггеров, а также к счетному входу третьего счетчика, линии входной шины готовности накопителей к работе подключены к входам второго элемента И, выход которого подключен к входу генератора импульсов, выходы группы одновибраторов подключены к первой группе входов третьего элемента И, вторая группа входов которой подключена к входной шине "Установка завершена", выход третьего элемента И подключен к единичному асинхронному входу второго триггера, нулевой асинхронный вход которого подключен к синхровходу первого триггера, выход второго триггера подключен к управляющему входу одновибратора, первые информационные выходы генератора констант подсоединены к информационным входам третьего счетчика и первым информационным входам коммутатора, выходы которого подключены к адресным входам блока постоянной памяти, информационные выходы третьего счетчика подключены к вторым информационным входам коммутатора и группы регистров, информационные выходы которой подключены к соответствующим выходным шинам граничной частоты, информационные выходы блока постоянной памяти подключены к информационным входам второго счетчика, выход которого подключен к своему синхровходу и к входу запуска одновибратора, вторая группа выходов генератора констант подключена к информационным входам первого счетчика, второй выход которого подключен к синхронным установочным входам группы триггеров, прямые выходы триггеров которой подключены к синхровходам соответствующих регистров группы, к инверсным входам соответствующих элементов И первой группы и к входам четвертого элемента И, выход четвертого элемента И подключен к асинхронному входу сброса третьего триггера, инверсный выход которого подсоединен к входам установки в нуль третьего счетчика и группы триггеров, прямой выход третьего триггера подсоединен к входу сброса четвертого триггера и к первому входу пятого элемента И, выход которого подключен к управляющему входу коммутатора, прямой выход первого триггера подключен к синхровходу первого счетчика и к второму входу пятого элемента И, выход четвертого триггера подключен к синхронному установочному входу третьего триггера, к синхровходу третьего счетчика и к входам сброса группы регистров, установочный вход четвертого триггера является входом установки режима устройства, синхровходы триггеров группы подключены к соответствующим линиям входной шины сигналов нулевой дорожки устройства, информационный вход первого триггера подсоединен к шине логической единицы устройства [3].

Недостатком этого устройства является узкая область применения, что заключается, во-первых, в невозможности одновременно управлять позиционерами магнитных головок накопителей различных типов (по числу цилиндров и частоте следования импульсов "Шаг"), во вторых, в отсутствии возможности контроля времени появления сигналов идентификации состояния контролируемых накопителей и контроля частоты вращения шпинделя дисков накопителей, в третьих, в малой степени автоматизации и гибкости процесса контроля накопителей.

Невозможность одновременного управления позиционерами магнитных головок обусловлена тем, что в устройстве одновременно от блока констант может быть установлена жестко только одна номинальная частота следования импульсов "Шаг" и число цилиндров в накопителях.

Контроль наличия сигналов идентификации состояния накопителей в устройстве производится интегрированно. Отсутствие одного или нескольких сигналов от одного из подключенных накопителей вызовет остановку всего устройства, при этом определить аварийный накопитель устройство не может. Кроме того, устройство контролирует только факт наличия сигналов идентификации состояния, но не учитывает временные границы их появления. Контроль вращения шпинделя накопителей в устройстве-прототипе осуществляется путем перезапуска одновибраторов, длительность импульсов которых равна периоду следования сигналов "Индекс". При этом нет возможности испытывать накопители с различными скоростями вращения шпинделей, так как длительность импульсов одновибраторов установлена жестко, а также не представляется возможность обнаружить накопитель, частота вращения шпинделя которого больше допустимой, что, в свою очередь, приведет к ошибкам записи и чтения информации.

Малая степень автоматизации и отсутствие гибкости процесса испытания накопителей объясняются, во-первых, необходимостью вручную устанавливать в блоке констант номер частоты следования импульсов "Шаг" и максимальное число цилиндров, во-вторых, в отсутствии возможности оперативного изменения программы испытаний и передачи результатов испытаний во внешнюю универсальную ЭВМ, а также отображения текущих результатов испытаний накопителей.

Целью изобретения является расширение области применения устройства путем обеспечения возможности одновременного управления позиционированием магнитных головок накопителей различных типов, контроля наличия и временных границ сигналов о состоянии накопителей и повышения степени автоматизации и гибкости процесса испытания накопителей.

Цель достигается тем, что в имитатор сигналов управления позиционированием магнитных головок относительно магнитных дисков, содержащий генератор импульсов, одновибратор, счетчик, первый, второй, третий и четвертый регистры, первый, второй, третий и четвертый триггеры, блок постоянной памяти, первую и вторую группы из n элементов И (n - число подключенных накопителей), первый, второй, третий, четвертый и пятый элементы И, группу из n входов сигналов "Готовность", группу из n входов сигналов "Нулевая дорожка", группу из n входов сигналов "Установка завершена", группу из n входов сигналов "Шаг", группу из n входов сигналов "Направление", группу из n входов сигналов "Индекс", причем первый выход генератора импульсов соединен со счетным вычитающим входом счетчика импульсов, первый выход которого подключен к его синхровходу, выходы первой группы элементов И подключены к соответствующим линиям выходной шины "Шаг", дополнительно введены шестой элемент И, блок оперативной памяти, микропроцессов, контроллер последовательного интерфейса, программируемый таймер, пятый и шестой триггеры, первый и второй дешифраторы, первый и второй мультиплексоры, первый, второй, третий, четвертый и пятый шинные формирователи, первый и второй элементы ИЛИ, вход начальной установки устройства, вход приема информации, вход запроса на прием информации, группа из n входов сигналов "Ошибка", группа из n входов сигналов "Тип накопителя", вход кода номера накопителя, выход шины индикации, выход передачи информации, выход запроса на передачу информации, причем вход начальной установки устройства через одновибратор соединен с входом начальной установки микропроцессора, второй выход генератора импульсов подключен к синхровходу микропроцессора, первая группа выходов которого через первый шинный формирователь подключена к выходной шине индикации устройства, вторая группа выходов микропроцессора подключена к первой группе адресных входов блока постоянной памяти, четвертый разрядный выход этой группы выходов микропроцессора подсоединен к первому управляющему входу блока постоянной памяти, третья группа выходов микропроцессора подключена к первой группе адресных входов блока оперативной памяти, группа информационных входов-выходов микропроцессора подключена к информационным входам первого регистра, информационные выходы которого подключены к вторым группам адресных входов блоков постоянной и оперативной памяти, первый разрядный выход первого регистра подключен к входу выбора режима контроллера последовательного интерфейса, к первому адресному входу таймера, к первым информационным входам первого дешифратора и второго шинного формирователя, второй разрядный выход первого регистра подключен к второму адресному входу таймера и вторым информационным входам первого и второго элементов И, восьмой разрядный выход первого регистра подключен к вторым входам первого и второго элементов И, к первому входу третьего элемента И и к первому разрешающему входу блока оперативной памяти, четвертый разрядный выход первого регистра подключен к второму входу третьего элемента И, группа информационных выходов блоков постоянной и оперативной памяти подключена к информационным входам контроллера последовательного интерфейса и таймера, к первым входам-выходам третьего шинного формирователя, вторая группа входов-выходов которого подключена к информационным входам-выходам микропроцессора, первая группа входов-выходов четвертого шинного формирователя подключена к информационным входам второго, третьего и четвертого регистров, вторая группа входов-выходов четвертого шинного формирователя подключена к первой группе входов-выходов третьего шинного формирователя, первая, вторая, третья, четвертая и пятая группы из n входов первого мультиплексора являются соответственно группами входов сигналов "Готовность", сигналов "Ошибка", сигналов "Нулевая дорожка", сигналов "Установка завершена", сигналов "Тип накопителя", шестая группа входов первого мультиплексора подключена к выходам второго дешифратора, информационные входы которого являются входами номера накопителя, первый, второй, третий, четвертый, пятый и шестой выходы первого мультиплексора подключены соответственно к первому, второму, третьему, четвертому, шестому и восьмому разрядным входам-выходам первой группы входов четвертого шинного формирователя, выход сигнала чтения микропроцессора подключен к входам чтения контроллера последовательного интерфейса и таймера, к первому входу второй группы входов первого дешифратора, к третьему входу второго шинного формирователя, к входу направления передачи четвертого шинного формирователя и к первым входам первого и второго элементов ИЛИ, выход сигнала записи микропроцессора подключен к входам записи контроллера последовательного интерфейса и таймера, к четвертому информационному входу второго шинного формирователя, к входу управления чтения/записи блока оперативной памяти, к первому входу первой группы входов первого дешифратора, к второму входу второго элемента ИЛИ, выход сигнала разрешения адресации внешней памяти микропроцессора подключен к второму входу первого элемента ИЛИ, выход которого подключен к разрешающему входу третьего шинного формирователя, выход второго элемента ИЛИ подключен к второму разрешающему входу блока оперативной памяти, выход стробирующего сигнала при чтении из внешней памяти микропроцессора подключен к управляющему входу первого регистра и к второму управляющему входу блока постоянной памяти, выход третьего элемента И подключен к разрешающим входам второго и четвертого шинных формирователей, первый выход генератора импульсов подключен к синхровходу контроллера последовательного интерфейса и к синхровходу первого канала таймера, второй выход счетчика подключен к входам синхронизации передачи и приема информации контроллера последовательного интерфейса, к синхровходу третьего канала таймера, первый выход второго шинного формирователя подключен к первому адресному входу первого мультиплексора, к управляющему входу второго регистра и к первому входу четвертого элемента И, второй выход второго шинного формирователя подключен к второму адресному входу первого мультиплексора, к управляющему входу третьего регистра и к второму входу четвертого элемента И, выход которого подключен к управляющему входу пятого регистра, третий выход второго шинного формирователя подключен к управляющему входу первого мультиплексора, четвертый выход второго шинного формирователя подключен к синхровходам второго, третьего и четвертого регистров, разрядные выходы второго регистра подключены к первым входам соответствующих элементов И первой и второй групп соответственно, разрядные выходы третьего регистра подключены к вторым входам соответствующих элементов И второй группы, выходы которой являются соответствующими выходами сигнала "Направление" устройства, информационные выходы четвертого регистра подключены к адресным входам второго мультиплексора, информационные входы которого являются входами сигнала "Индекс" устройства, а выход подключен к синхровходу первого триггера, инверсный выход которого подключен к своему информационному входу, а прямой выход подключен к синхровходу второго триггера и к первому входу пятого элемента И, информационный вход второго триггера подключен к шине логической единицы устройства, а выход подключен к управляющему входу первого канала таймера, первый выход первой группы выходов первого дешифратора подключен к единичному и нулевому установочным входам соответственно третьего и четвертого триггеров, второй выход первой группы выходов первого дешифратора подключен к единичному установочному входу пятого триггера, третий выход первой группы выходов первого дешифратора подключен к входам сброса третьего и пятого триггеров, инверсные выходы которых подключены к входам сброса второго и шестого триггеров соответственно, прямой выход третьего триггера подключен к первому входу пятого шинного формирователя, к разрешающему входу которого подключен выход второй группы выходов первого дешифратора, выход пятого элемента И подключен к синхровходу четвертого триггера, информационный вход которого подключен к шине логической единицы устройства, а выход подсоединен к второму входу пятого шинного формирователя, выход первого канала таймера подключен к второму входу пятого элемента И и к синхровходу третьего триггера, выход второго канала таймера подключен к синхровходу пятого триггера, выход третьего канала таймера подключен к синхровходу своего второго канала, к первому входу шестого элемента И, к синхровходу шестого триггера, информационный вход которого подключен к шине логической единицы, а выход подключен к управляющему входу второго канала таймера и к второму входу шестого элемента И, выход которого подключен к вторым входам всех элементов И первой группы, выход первого элемента И подсоединен к входу выбора корпуса таймера и к вторым входам первой и второй групп входов первого дешифратора, управляющий вход третьего канала которого подсоединен к шине логической единицы устройства, выход второго элемента И подключен к входу выбора корпуса контроллера последовательного интерфейса, выход запроса прерывания которого подключен к одноименному входу микропроцессора, выходы информации и запроса на передачу информации контроллера последовательного интерфейса являются одноименными выходами устройства, входы приема информации и запроса на прием информации контроллера последовательного интерфейса являются одноименными входами устройства, вход начальной установки контроллера последовательного интерфейса подключен к шине логического нуля устройства, первый и второй разрядные входы счетчика подключены к шине логического нуля устройства, а третий и четвертый разрядные входы счетчика подключены к шине логической единицы, первый, второй и третий выходы пятого шинного формирователя подключены соответственно к восьмому, первому и второму разрядным входам третьего шинного формирователя, прямой выход пятого триггера подключен к третьему информационному входу пятого шинного формирователя, информационные входы третьего и пятого триггеров подключены к шине логического нуля устройства.

Сущность изобретения состоит в обеспечении управления позиционированием магнитных головок различных типов, одновременно подключенных к имитатору путем идентификации типа накопителя на каждом цикле испытаний по сигналу "Тип накопителя", и программного задания частоты следования и количества импульсов "Шаг" в пачке, подаваемой на вход управления перемещением привода магнитных головок выбранного накопителя; в обеспечении раздельного для каждого накопителя анализа наличия и времени появления сигналов идентификации состояния путем программной установки временних границ допустимого времени появления этих сигналов с последующим запоминанием факта отсутствия определенного сигнала в заданном временном интервале и исключении соответствующего накопителя из дальнейших испытаний. При этом контроль скорости вращения пакета дисков для каждого накопителя производится на отсутствие выхода этой величины за допустимые границы как в меньшую, так и в большую сторону; в повышении автоматизации и гибкости процесса испытаний подключенных накопителей путем программного изменения алгоритма испытаний и его параметров, а также документирования результатов испытаний за счет обеспечения обмена информацией между имитатором и универсальной миниЭВМ по последовательному интерфейсу и обеспечении передачи текущих результатов испытаний на средства видеоотображения. Сущность изобретения реализуется за счет введения новой совокупности элементов и их связей, определяющих соответствие устройства критерию "новизна".

Введение микропроцессора обеспечивает автоматизацию процесса контроля сигналов о состоянии контролируемых НМД, а также управление работой всех узлов устройства согласно принятому алгоритму испытаний НМД.

Введение трехканального программируемого таймера обеспечивает формирование временных интервалов, соответствующих минимальному и максимальному периодам следования импульсного сигнала "Индекс" НМД, последовательности импульсов с частотой следования сигналов "Шаг" для позиционионирования магнитных головок НМД различных типов путем деления частоты синхроимпульсов на коэффициент, зависящий от типа НМД, и временного интервала, соответствующего заданному числу импульсов "Шаг" в пачке для позиционирования магнитных головок от нулевой дорожки до максимальной и назад.

Введение контроллера последовательного интерфейса обеспечивает подключение устройства к стандартному входу последовательного интерфейса универсальной ЭВМ для передачи последней результатов контроля НМД и задания режима работы устройства путем записи информации о контролируемых НМД и режимах их контроля в блок оперативной памяти устройства.

Введение блока оперативной памяти обеспечивает запись, хранение и чтение исходных данных о типах подключенных НМД, режиме их контроля промежуточных данных контроля и результатов контроля.

Введение новых связей блока постоянной памяти обеспечивает хранение программы работы устройства по контролю НМД. По своей сути этот блок является памятью программ микропроцессора.

Введение новых связей первого регистра обеспечивает адресацию ячеек блока оперативной памяти, а также других элементов памяти устройства, к которым относятся таймер, контроллер интерфейса, второй, третий и четвертый регистры и некоторые другие элементы устройства.

Введение новых связей второго регистра обеспечивает адресацию активного в текущем цикле контроля НМД путем записи в него унитарного кода номера НМД.

Введение новых связей третьего регистра обеспечивает управление направлением движения привода магнитных головок активного НМД путем записи в соответствующий разряд регистра нуля либо единицы, соответствующих движению либо от нулевой дорожки, либо к нулевой.

Введение новых связей четвертого регистра обеспечивает адресацию НМД, для которого производится процедура контроля периода следования сигналов "Индекс", путем записи в регистр двоичного кода номера этого НМД.

Введение новых связей первого триггера обеспечивает формирование импульсов, длительность которых равна периоду следования сигналов "Индекс", контролируемого НМД, а период - в два раза больше.

Введение новых связей второго триггера обеспечивает формирование управляющего сигнала на запуск первого канала таймера для формирования временного интервала для контроля периода следования сигнала "Индекс" контролируемого НМД.

Введение новых связей четвертого триггера обеспечивает формирование результата контроля периода следования сигнала "Индекс" контролируемого НМД.

Введение пятого триггера обеспечивает разблокировку шестого триггера на время формирования пачки импульсов "Шаг", число импульсов в которой равно числу цилиндров НМД.

Введение шестого триггера обеспечивает формирование временного интервала времени, в течение которого выдается пачка импульсов "Шаг" с заданным числом импульсов.

Введение первого мультиплексора, который является шестиканальным, позволяет осуществлять выбор сигналов интентификации состояния контролируемого в текущем цикле контроля НМД.

Введение второго мультиплексора обеспечивает выбор последовательности сигналов "Индекс" контролируемого НМД из числа подключенных к устройству.

Введение первого дешифратора, который является двухканальным, обеспечивает формирование управляющих сигналов для третьего, четвертого и пятого триггеров с целью программного управления микропроцессором процедурами контроля периода следования сигналов "Индекс" и формирования пачек сигнала "Шаг".

Введение второго дешифратора позволяет преобразовать двоичный позиционный код номера подключенного НМД в двоичный унитарный код.

Введение первого шинного формирователя обеспечивает передачу двоично-закодированной текущей информации о текущих результатах контроля на средства видеоотображения (например, матрица светодиодов) от микропроцессора при условии обеспечения нагрузочной способности последнего.

Введение второго шинного формирователя обеспечивает передачу управляющей информации на второй, третий и четвертый регистры, а также на первый мультиплексор только в том случае, если они адресуются микропроцессором в соответствии с программной работой устройства.

Введение третьего шинного формирователя обеспечивает двухсторонний обмен информации между микропроцессором и всеми другими адресуемыми элементами устройства, а также непосредственно с блоками постоянной и оперативной памяти, таймером и контроллером последовательного интерфейса.

Введение четвертого шинного формирователя обеспечивает передачу сигналов идентификации состояния контролируемого НМД на информационные входы микропроцессора и запись микропроцессором во второй, третий и четвертый регистры соответствующих кодов.

Введение пятого шинного формирователя обеспечивает по команде микропроцессора передачу на его информационные входы информации о режимах таймера в результате контроля периода следования сигналов "Индекс".

Введение новых связей первой группы элементов И служит для передачи пачки импульсов "Шаг" только на тот НМД, позиционирование которого должно выполняться в текущем цикле.

Введение новых связей второй группы элементов И служит для передачи сигнала "Направление" только в активный в текущем цикле контроля НМД.

Введение новых связей первого и второго элементов И обеспечивает адресацию микропроцессором таймера и контроллера последовательного интерфейса соответственно.

Введение новых связей третьего элемента и обеспечивает адресацию микропроцессором первого мультиплексора при чтении сигналов идентификации состояния контролируемого НМД, или второго, третьего и четвертого регистров при записи информации в них.

Введение четвертого элемента И обеспечивает адресацию четвертого регистра при записи номера НМД, период следования сигналов "Индекс" которого будет контролироваться.

Введение пятого элемента И обеспечивает переключение четвертого триггера только в том случае, если период следования сигналов "Индекс" контролируемого НМД больше заданного интервала времени, формируемого первым каналом таймера.

Введение шестого элемента И позволяет передавать на выход устройства строго определенное число импульсов "Шаг", соответствующее числу цилиндров контролируемого НМД.

Введение новых связей первого элемента ИЛИ обеспечивает формирование сигнала управления направлением передачи информации через третий шинный формирователь.

Введение новых связей второго элемента ИЛИ обеспечивает формирование разрешающего сигнала для обращения к блоку оперативной памяти, при обращении к нему микропроцессора для записи или чтения информации.

Введение новых связей одновибратора позволяет производить начальную установку микропроцессора.

Введение новых связей счетчика позволяет синхронизировать работу таймера и контроллера последовательного интерфейса.

На фиг. 1,2 представлена функциональная схема предложенного устройства; на фиг. 3 представлена граф-схема; на фиг. 4-6 - временные диаграммы работы устройства.

Имитатор сигналов управления позиционированием магнитных головок относительно магнитных дисков содержит генератор 1 импульсов, одновибратор 2, счетчик 3, первый 4, второй 5, третий 6 и четвертый 7 регистры, блок 8 постоянной памяти, блок 9 оперативной памятии, микропроцессор 10, контроллер 11 последовательного интерфейса, программируемый таймер 12, первый 13, второй 14, третий 15, четвертый 16, пятый 17 и шестой 18 триггеры, первый 19 и второй 20 дешифраторы, первый 21 и второй 22 мультиплексоры, первый 23, второй 24, третий 25, четвертый 26 и пятый 27 шинные формирователи, первую 28, вторую 29 группы из n элементов И (n - число подключенных накопителей), первый 30, второй 31, третий 32, четвертый 33, пятый 34, шестой 35 элементы И, первый 36 и второй 37 элементы ИЛИ, вход 38 приема информации, вход 39 запроса на прием информации, вход 40 начальной установки, группу входов 41 кода номера накопителя, группу из n входов 42 сигналов "Готовность", группу из n входов 43 сигналов "Ошибка", группу из n входов 44 сигналов "Нулевая дорожка", группу из n входов 45 сигналов "Установка завершена", группу из n входов 46 сигналов "Тип накопителя", группу из n входов 47 сигналов "Индекс", выход 48 шины индикации, выход 49 передачи информации, выход 50 запроса на передачу информации, n выходов 51 сигналов "Шаг" и n выходов 52 сигналов "Направление".

Первый выход генератора 1 импульсов соединен со счетным вычитающим входом счетчика 3, первый выход которого подключен к его синхровходу. Выходы первой группы элементов И 28.1-28.n подключены к соответствующим выходам 51.1-51.n сигнала "Шаг" устройства.

Вход 40 начальной установки устройства через одновибратор 2 соединен с входом начальной установки микропроцессора 10. Второй выход генератора 1 импульсов подключен к синхровходу С микропроцессора 10, первая группа выходов Р1 которого через первый шинный формирователь 23 подключена к выходной шине 48 индикации устройства. Вторая группа выходов Р2 микропроцессора 10 подключена к первой группе адресных входов А1 блока 8 постоянной памяти, а четвертый разрядный выход второй группы выходов микропроцессора 10 подсоединен к первому управляющему входу Е1 блока 8 постоянной памяти. Третья группа выходов Р3 микропроцессора 10 подключена к первой группе адресных входов А1 блока 9 оперативной памяти. Группа информационных входов-выходов D микропроцессора 10 подключена к информационным входам первого регистра 4.

Группа информационных выходов первого регистра 4 подключена к вторым группам адресных входов А2 блоков постоянной 8 и оперативной 9 памяти. Первый разрядный выход первого регистра 4 подключен к входу выбора режима СО/D контроллера 11 последовательного интерфейса, к первому адресному входу А1 таймера 12, к первым информационным входам первого дешифратора 19 и второго шинного формирователя 24. Второй разрядный выход первого регистра 4 подключен к второму адресному входу таймера 12, к вторым информационным входам первого дешифратора 19 и второго шинного формирователя 24.

Шестой и седьмой разрядные выходы первого регистра 4 подключены к первым входам соответственно первого 30 и второго 31 элементов И. Восьмой разрядный выход первого регистра 4 подключен к вторым входам первого 30 и второго 31 элементов И, к первому входу третьего элемента И 32 и к первому разрешающему входу блока 9 оперативной памяти. Четвертый разрядный выход первого регистра 4 подключен к второму входу третьего элемента И 32.

Группы информационных выходов блоков постоянной 8 и оперативной 9 памяти подключены к информационным входам контроллера 11 последовательного интерфейса и таймера 12, к первым входам-выходам третьего шинного формирователя 25, вторая группа входов-выходов которого подключена к информационным входам-выходам D микропроцессора 10.

Первая группа входов-выходов А четвертого шинного формирователя 26 подключена к информационным входам D второго 5, третьего 6 и четвертого 7 регистров. Вторая группа входов-выходов В четвертого шинного формирователя 26 подключена к первой группе входов-выходов А третьего шинного формирователя 25.

Первая, вторая, третья, четвертая и пятая группы из n входов первого мультиплексора 21 являются соответственно группами входов сигналов "Готовность" 42.1-42.n, сигналов "Ошибка" 43.1-43.n, сигналов "Нулевая дорожка" 44.1-44. n, сигналов "Установка завершена" 45.1-45.n, сигналов "Тип накопителя" 46.1-46.n. Шестая группа входов первого мультиплексора 21 подключена к выходам второго дешифратора 20, информационные входы D которого являются входами 41 номера накопителя. Первый, второй, третий, четвертый, пятый и шестой выходы первого мультиплексора 21 подключены соответственно к первому, второму, третьему, четвертому, шестому и восьмому входам-выходам первой группы входов четвертого шинного формирователя 26. Выход сигнала чтения RD микропроцессора 10 подключен к входам чтения RD контроллера 11 последовательного интерфейса и таймера 12, к первому входу второй группы входов В1 первого дешифратора 19, к третьему входу 3 второго шинного формирователя 24, к входу Т направления четвертого шинного формирователя 26 и к первым входам первого 36 и второго 37 элементов ИЛИ.

Выход сигнала записи WR микропроцессора 10 подключен к входам записи WR контроллера 11 последовательного интерфейса и таймера 12, к четвертому информационному входу А4 второго шинного формирователя 24, к входу управления чтение-запись WR блока 9 оперативной памяти, к первому входу первой группы входов первого дешифратора 19, к второму входу второго элемента ИЛИ 37. Выход сигнала разрешения адресации внешней памяти РМЕ микропроцессора 10 подключен к второму входу первого элемента ИЛИ 36. Выход первого элемента ИЛИ 36 подключен к разрешающему входу Т третьего шинного формирователя 25. Выход второго элемента ИЛИ 37 подключен к второму разрешающему входу Е2 блока 9 оперативной памяти. Выход стробирующего сигнала при чтении из внешней памяти АLE микропроцессора 10 подключен к управляющему входу С первого регистра 4 и к второму управляющему входу Е2 блока 8 постоянной памяти. Выход третьего элемента И 32 подключен к разрешающим входам Е второго 24 и четвертого 26 шинных формирователей.

Первый выход генератора 1 импульсов подключен к синхровходу СLК контроллера 11 последовательного интерфейса и к синхровходу первого канала С1 таймера 12. Второй выход счетчика 3 подключен к входам синхронизации передачи ТхС и приема RxC информации контроллера 11 последовательного интерфейса, к синхровходу третьего канала С3 таймера 12. Первый выход В1 второго шинного формирователя 24 подключен к первому адресному входу А1 первого мультиплексора 21, к управляющему входу V второго регистра 5 и к первому входу четвертого элемента И 33. Второй выход В2 второго шинного формирователя 24 подключен к второму адресному А2 входу первого мультиплексора 21, к управляющему входу V третьего регистра 6 и к второму входу четвертого элемента И 33, выход которого подключен к управляющему входу четвертого регистра 7. Третий выход В3 второго шинного формирователя 24 подключен к управляющему входу первого мультиплексора 21. Четвертый выход В4 второго шинного формирователя 24 подключен к синхровходам второго 5, третьего 6 и четвертого 7 регистров. Разрядные выходы второго регистра 5 подключены к первым входам соответствующих элементов и первой 28 и второй 29 групп соответственно. Разрядные выходы третьего регистра 6 подключены к вторым входам соответствующих элементов И второй группы 29, выходы которой являются соответствующими выходами 52 сигнала "Направление" устройства. Информационные выходы четвертого регистра 7 подключены к адресным входам А второго мультиплексора 22, информационные входы которого являются входами 47 сигнала "Индекс" устройства, а выход подключен к синхровходу С первого триггера 13, инверсный выход которого подключен к своему информационному D входу, а прямой выход подключен к синхровходу С второго триггера 14 и к первому входу пятого элемента И 34. Информационный вход второго триггера 14 подключен к шине логической единицы устройства, а выход подключен к управляющему входу первого канала СЕI таймера 12. Первый выход первой группы выходов первого дешифратора 19 подключен к единичному и нулевому установочным входам соответственно третьего 15 и четвертого 16 триггеров. Второй выход первой группы выходов первого дешифратора 19 подключен к единично