Модуль ввода-вывода системы цифрового управления

Модуль ввода-вывода системы цифрового управления

Реферат

 

Изобретение относится к автоматике и вычислительной технике, в частности к системам управления технологическими процессами, станками, роботами, автоматическими линиями. Целью изобретения является повышение помехоустойчивости и надежности. Цель достигается путем организации в двух кодопреобразователях преобразования прямого и инверсного параллельных кодов входных и выходных чисел в последовательный, передачи последовательного кода через оптопары гальванической развязки и обратного преобразования с последующим сравнением прямого и инверсного кодов, а также путем восстановления работоспособности модуля при наличии сбоев, вызванных импульсом помехи. Для этого в каждый кодопреобразователь введены регистр 26 буферный, восьмиразрядный 53 и двухразрядная 54 схема сравнения, три двухвходовых 43 - 45 и трехвходовый 49 элементы И, два элемента ИЛИ 47 и 48, элемент НЕ 52, двухразрядный 33 и три одноразрядных 36 - 38 вентиля, два синхронных триггера 27 и 28, RS-триггер 46, счетчик 30 сбоев и счетчик 56 по модулю три. 1 з.п. ф-лы, 3 ил., 1 табл.

Изобретение относится к автоматике и вычислительной технике, в частности к системам управления технологическими процессами, станками, роботами, автоматическими линиями и комплексами, в состав которых входят перечисленные выше объекты.

Известна выходная интерфейсная плата для использования с программируемым логическим контроллером, содержащая регистр выходного числа, оптопары гальванической развязки выходных сигналов, вентили опроса регистра, усилители выходного сигнала, а также согласователи сигналов датчиков, оптопары гальванической развязки входных сигналов, вентили опроса входных сигналов [1]. ЭВМ программируемого логического контроллера записывает в регистр выходное число, которое передается через усилители на электромеханизмы управляемого объекта. ЭВМ может опросить состояние регистра выходного числа и состояние датчиков управляемого процесса.

Недостатком этого устройства является отсутствие контроля правильности передачи выходных чисел через оптопары гальванической развязки. Со стороны программируемого логического контроллера можно проконтролировать только состояние регистра выходного числа.

Наиболее близким по технической сущности к предлагаемому устройству является выбранный в качестве прототипа модуль ввода-вывода с многофункциональными интегральными схемами и интерфейсом развязки для мультиплексной передачи данных между главным процессором и устройствами ввода-вывода [2].

Целью изобретения является повышение помехоустойчивости и надежности за счет обеспечения контроля передачи каждого входного и выходного числа, а также за счет контроля количества тактовых импульсов и возможности вовстановления работоспособности в случае срабатывания схем контроля, вызванного импульсом помехи.

Для этого в модуле ввода-вывода системы цифрового управления, содержащем два кодопреобразователя, шесть оптопар, преобразователь напряжения питания и два переключателя, причем первый и второй информационные входы-выходы первого кодопреобразователя являются первым и вторым входами-выходами модуля ввода-вывода соответственно для подключения к объекту управления, первый и второй входы первого кодопреобразователя через первый и второй переключатели соответственно, а третий и четвертый входы непосредственно соединены с выходом преобразователя напряжения питания, первый, второй и третий входы второго кодопреобразователя подключены к входу преобразователя напряжения питания и входу напряжения питания модуля ввода-вывода, с четвертого по восьмой входы второго кодопреобразователя являются входами модуля ввода-вывода для подключения соответственно сигнала выборки, стробирующих сигналов чтения и записи, сигнала начальной установки шины управления и адресных сигналов шины адреса ЭВМ системы управления, первый и второй информационные входы-выходы второго кодопреобразователя объединены и являются входом-выходом модуля ввода-вывода для подключения шины данных ЭВМ системы управления, выход первого кодопреобразователя через первую оптопару подключен к девятому входу второго кодопреобразователя, а выход второго кодопреобразователя через вторую оптопару соединен с девятым входом первого кодопреобразователя; каждый из кодопреобразователей содержит дешифратор чтения, дешифратор записи, генератор тактовых импульсов, счетчик тактовых импульсов, программируемую логическую матрицу управления и синхронизации, два коммутатора, два регистра приема и два регистра выдачи, регистр сдвига, два восьмиразрядных вентиля, четыре элемента И-НЕ, два элемента НЕ, первый и второй входы кодопреобразователя соединены с первым и вторым входами программируемой логической матрицы соответственно, третий вход кодопреобразователя подключен к входам питания всех блоков кодопреобразователя, четвертый вход подключен к входам выборки дешифраторов чтения и записи, с адресными входами которых соединен восьмой вход кодопреобразователя, пятый вход кодопреобразователя подключен к стробирующему входу дешифратора чтения, а шестой - к стробирующему входу дешифратора записи, первый выход дешифратора чтения соединен с первым входом первого элемента И-НЕ, второй вход которого соединен с первым выходом программируемой логической матрицы управления и синхронизации, а выход - с входом разрешения первого восьмиразрядного вентиля, выход которого соединен с первым информационным входом-выходом кодопреобразователя и входом первого регистра приема, группа инверсных выходов первого регистра приема подключена к первым восьми, а группа прямых выходов - к вторым восьми информационным входам первого коммутатора, выход которого соединен с информационным входом первого одноразрядного вентиля, вход разрешения которого соединен с выходом первого элемента НЕ, а выход - с выходом второго одноразрядного вентиля и с выходом кодопреобразователя, третий выход дешифратора чтения соединен с первым входом второго элемента И-НЕ, второй вход которого соединен с вторым выходом программируемой логической матрицы управления и синхронизации, а выход - с входом разрешения второго восьмиразрядного вентиля, выход которого соединен с вторым информационным входом-выходом кодопреобразователя и информационным входом второго регистра приема, группа инверсных выходов второго регистра приема подключена к первым восьми, а группа прямых выходов - к вторым восьми информационным входам второго коммутатора, выход которого соединен с информационным входом второго одноразрядного вентиля, вход разрешения которого соединен с выходом шестого разряда счетчика тактовых импульсов, с входом первого элемента НЕ и с третьим входом программируемой логической матрицы управления и синхронизации, первый выход дешифратора записи соединен с первым входом третьего элемента И-НЕ, второй вход которого соединен с третьим выходом программируемой логической матрицы управления и синхронизации и вторым входом четвертого элемента И-НЕ, а выход - с входом записи первого регистра приема, третий выход дешифратора записи соединен с первым входом четвертого элемента И-НЕ, выход которго подключен к входу записи второго регистра приема, выход первого разряда счетчика тактовых импульсов соединен с четвертым входом программируемой логической матрицы управления и синхронизации и входом второго элемента НЕ, выход которого соединен с входом синхронизации регистра сдвига, информационный вход которого соединен с девятым входом кодопреобразователя, а выход - с информационными входами первого и второго регистров выдачи, выходы которых поразрядно соединены с группой входов первого и второго восьмиразрядных вентилей соответственно, со второго по пятый разрядные выходы счетчика тактовых импульсов соединены с пятого по восьмой входами программируемой логической матрицы управления и синхронизации соответственно и с адресными входами первого и второго коммутаторов, согласно изобретению третий вход-выход второго кодопреобразователя соединен через третью оптопару с третьим входом-выходом первого кодопреобразователя, а в каждый преобразователь введены буферный регистр, восьмиразрядная схема сравнения, три элемента И, элемент ИЛИ, RS-триггер, третий и четвертый одноразрядные вентили и счетчик сбоев, информационный вход буферного регистра соединен с выходом регистра сдвига и с первым входом восьмиразрядной схемы сравнения, вход записи - с четвертым выходом программируемой логической матрицы управления и синхронизации, а инверсный выход - с вторым входом восьмиразрядной схемы сравнения, выход которой соединен с первыми входами первого и второго элементов И и первым входом элемента ИЛИ, второй вход которого подключен к пятому выходу программируемой логической матрицы управления и синхронизации, а выход - к первому входу третьего элемента И, подключенного выходом к суммирующему входу счетчика сбоев, выход переполнения которого соединен с входом установки в "1" RS-триггера, вход сброса которого соединен с вторым выходом дешифратора записи и с входом сброса счетчика сбоев, а прямой выход - с информационным входом четвертого одноразрядного вентиля, вход разрешения которого соединен с вторым выходом дешифратора чтения, а выход - с первым информационным входом-выходом кодопреобразователя, второй вход первого элемента И подключен к шестому выходу программируемой логической матрицы управления и синхронизации, а выход - к входу записи первого регистра выдачи, второй вход второго элемента И соединен с седьмым выходом программируемой логической матрицы управления и синхронизации, а выход - с входом записи второго регистра выдачи, генератор тактовых импульсов подключен к информационному входу третьего одноразрядного вентиля, вход разрешения которого соединен с девятым выходом программируемой логической матрицы управления и синхронизации, а выход - с суммирующим входом счетчика тактовых импульсов, с девятым входом программируемой логической матрицы управления и синхронизации и третьим входом-выходом кодопреобразователя.

Цель достигается также тем, что в модуле ввода-вывода четвертый и пятый входы-выходы первого кодопреобразователя через четвертую и пятую оптопары соединены соответственно с четвертым и пятым входами-выходами второго кодопреобразователя, шестой вход-выход которого через шестую оптопару подключен к шестому входу-выходу первого кодопреобразователя, а в каждый кодопреобразователь введены второй элемент ИЛИ, четвертый элемент И, два синхронных триггера, пятый одноразрядный вентиль, счетчик по модулю три, двухразрядный вентиль, двухразрядная схема сравнения и третий элемент НЕ, первый вход четвертого элемента И соединен с седьмым входом кодопреобразователя, второй вход - с выходом второго элемента ИЛИ и вторым входом третьего двухвходового элемента И, третий вход - с выходом переполнения счетчика тактовых импульсов, а выход - с входом установки в "0" первого синхронного триггера, D-вход которого подключен к третьему входу кодопреобразователя, а прямой выход - к D-входу второго синхронного триггера, вход синхронизации которого соединен с третьим входом-выходом кодопреобразователя, с суммирующим входом счетчика по модулю три и с входом синхронизации первого синхронного триггера, а выход - с информационным входом пятого одноразрядного вентиля, вход разрешения которого соединен с девятым выходом программируемой логической матрицы управления и синхронизации и входом третьего элемента НЕ, а выход - с шестым входом-выходом кодопреобразователя и с входами сброса счетчика тактовых импульсов и счетчика по модулю три, разрядные выходы которого соединены поразрядно с входами двухразрядного вентиля и с первой группой входов двухразрядной схемы сравнения, вторая группа входов которой соединена поразрядно с выходами двухразрядного вентиля, а выход - с первым входом второго элемента ИЛИ, второй вход которого подключен к восьмому выходу программируемой логической матрицы управления и синхронизации, выход третьего элемента НЕ соединен с входом разрешения двухразрядного вентиля, с выходами первого и второго разрядов которого соединены четвертый и пятый входы-выходы кодопреобразователя соответственно.

Сопоставительный анализ с прототипом показывает, что предлагаемый модуль ввода-вывода отличается новыми связями кодопреобразователей с оптопарами, а также наличием в кодопреобразователях новых элементов: буферного регистра, двух схем сравнения, четырех элементов И, двух элементов ИЛИ, RS-триггера, дополнительных четырех вентилей, счетчика сбоев и счетчика по модулю три, двух синхронных триггеров и дополнительного элемента НЕ и их связями с остальными элементами схемы. Таким образом, предлагаемый модуль ввода-вывода соответствует критерию изобретения "новизна".

Сравнение изобретения с другими техническими решениями показывает, что модуль ввода-вывода обладает новой совокупностью признаков, что придает ему новые свойства, обеспечивающие достижение положительного эффекта, а именно: повышение помехоустойчивости и надежности за счет введения контроля передачи данных от интерфейса объекта управления к интерфейсу ЭВМ путем двойной передачи через оптопары гальванической развязки каждого входного и выходного числа в прямом и инверсном коде и сравнения этих кодов, а также за счет введения контроля количества тактовых импульсов, прошедших оптопары гальванической развязки, и обеспечения установки исходного состояния счетчика тактовых импульсов и счетчика по модулю три в конце каждого цикла преобразования. Это позволяет сделать вывод о соответствии данного технического решения критерию "существенные отличия".

На фиг. 1 представлена структурная схема модуля ввода модуля ввода-вывода; на фиг.2 - функциональная схема кодопреобразователя; на фиг.3 - временная диаграмма работы узлов первого и второго кодопреобразователей в режиме вывода.

Модуль ввода-вывода (фиг.1) содержит преобразователь 1 напряжения питания с гальванической развязкой, с первой 2 по шестую 7 оптопары, первый 8 и второй 9 кодопреобразователи, первый 10 и второй 11 переключатели режимов работы. Преобразователь 1 напряжения питания соединен с первым, вторым и третьим входами второго кодопреобразователя 9 и с клеммой 12 для подключения источника питания (не показан), входы с четвертого по восьмой второго кодопреобразователя 9 являются входами модуля ввода-вывода для подключения соответственно сигнала выборки, стробирующих сигналов чтения и записи и сигнала начальной установки шины 13 управления и адресных сигналов шины 14 адреса от ЭВМ системы управления объектом (не показана). Девятый вход второго кодопреобразователя 9 через первую оптопару 2 соединен с выходом первого кодопреобразователя 8. Первый и второй информационные входы-выходы второго кодопреобразователя 9 объединены и являются входом-выходом модуля для поразрядного подключения к шине 15 данных ЭВМ системы управления объектом. Первый и второй входы первого кодопреобразователя 8 через первый 10 и второй 11 переключатели соответственно, а третий и четвертый входы непосредственно соединены с выходом преобразователя 1 напряжения питания. Входы с пятого по восьмой первого кодопреобразователя 8 не задействованы, а девятый вход через вторую оптопару 3 соединен с выходом второго кодопреобразователя 9. Первый и второй информационные входы-выходы первого кодопреобразователя 8 являются первым и вторым входами-выходами модуля ввода-вывода соответственно для подключения к объекту управления (не показан). Третий вход-выход первого кодопреобразователя 8 через третью оптопару 4 соединен с третьим входом-выходом второго кодопреобразователя 9, четвертый и пятый входы-выходы которого через четвертую 5 и пятую 6 оптопары соединены с четвертым и пятым входом-выходом первого кодопреобразователя 8 соответственно, а шестой вход-выход первого кодопреобразователя 8 через шестую оптопару 7 соединен с шестым входом-выходом второго кодопреобразователя 9.

Каждый из кодопреобразователей 8 и 9 (фиг.2) содержит дешифратор 16 чтения, дешифратор 17 записи, генератор 18 тактовых импульсов, первый 19 и второй 20 регистры приема, первый 21 и второй 22 регистры выдачи, первый 23 и второй 24 коммутаторы, регистр 25 сдвига, буферный регистр 26, первый 27 и второй 28 синхронные трггеры, счетчик 29 тактовых импульсов, счетчик 30 сбоев, первый 31 и второй 32 восьмиразрядные вентили, двухразрядный вентиль 33, с первого по пятый одноразрядные вентили 34-38, с первого по четвертый элементы И-НЕ 39-42, с первого по третий элементы И 43-45, RS-триггер 46, первый 47 и второй 48 элементы ИЛИ, четвертый элемент И 49, с первого по третий элементы НЕ 50-52, восьмиразрядную 53 и двухразрядную 54 схемы сравнения, программируемую логическую матрицу 55 управления и синхронизации (ПЛМ) и счетчик 56 по модулю три.

Первый и второй входы каждого кодопреобразователя соединены с первым и вторым входами ПЛМ 55 соответственно, третий вход - с входами питания всех входящих в кодопреобразователь узлов (на фиг.2 не показаны) и с D-входом первого синхронного триггера 27, четвертый и восьмой входы кодопреобразователя подключены соответственно к входам выборки и адресным входам дешифратора 16 чтения и дешифратора 17 записи, пятый и шестой входы - к стробирующим входам соответственно дешифратора 16 чтения и дешифратора 17 записи, а седьмой вход кодопреобразователя соединен с первым входом четвертого элемента И 49.

Первый выход дешифратора 16 чтения соединен с первым входом первого элемента И-НЕ 39, второй вход которого соединен с первым выходом ПЛМ 55, а выход - с входом разрешения первого восьмиразрядного вентиля 31, вход которого поразрядно соединен с группой выходов первого регистра 21 выдачи, а выход - с первым информационным входом-выходом кодопреобразователя, входом первого регистра 19 приема и выходом четвертого вентиля 37. Второй выход дешифратора 16 чтения соединен с входом разрешения четвертого вентиля 37. Третий выход дешифратора 16 чтения подключен к первому входу второго элемента И-НЕ 40, второй вход которого связан с вторым выходом ПЛМ 55, а выход - с входом разрешения второго восьмиразрядного вентиля 32, вход которого поразрядно соединен с группой выходов второго регистра 22 выдачи, а выход - с информационным входом второго регистра 20 приема и вторым информационным входом-выходом кодопреобразователя.

Первый выход дешифратора 17 записи соединен с первым входом третьего элемента И-НЕ 41, второй вход которого связан с третьим выходом ПЛМ 55 и вторым входом четвертого элемента И-НЕ 42, а выход - с входом записи первого регистра 19 приема, группа инверсных выходов которого соединена с первыми восьмью информационными входами первого коммутатора 23, а группа прямых выходов - с вторыми восьмью информационными входами. Второй выход дешифратора 17 записи связан с входом сброса счетчика 30 сбоев и входом установки в "0" RS-триггера 46, а третий выход подключен к первому входу четвертого элемента И-НЕ 42, выход которого соединен с входом записи второго регистра 20 приема, группа инверсных выходов которого соединена с первыми восьмью информационными входами второго коммутатора 24, а группа прямых выходов - с вторыми восьмью информационными входами.

Выход первого коммутатора 23 соединен с информационным входом первого вентиля 34, вход разрешения которого подключен к выходу первого элемента НЕ 50, а выход - к выходу кодопреобразователя и второго вентиля 35, информационный вход которого связан с выходом второго коммутатора 24, а вход разрешения - с выходом шестого разряда счетчика 29 тактовых импульсов, с третьим входом ПЛМ 55 и входом первого элемента НЕ 50.

Выход генератора 18 тактовых импульсов связан с информационным входом третьего вентиля 36, вход разрешения которого соединен с девятым выходом ПЛМ 55, входом третьего элемента НЕ 52 и входом разрешения пятого вентиля 38, а выход - с третьим входом-выходом кодопреобразователя, суммирующим входом счетчика 29 тактовых импульсов, с девятым входом ПЛМ 55, с суммирующм входом счетчика 56 по модулю три и с входами синхронизации первого 27 и второго 28 синхронных триггеров.

Информационный вход регистра 25 сдвига соединен с девятым входом кодопреобразователя, вход синхронизации - с выходом второго элемента НЕ 51, вход которого соединен с выходом первого разряда счетчика 29 тактовых импульсов и четвертым входом ПЛМ 55, а выход регистра 25 сдвига соединен с информационными входами первого 21 и второго 22 регистров выдачи, с первым входом восьмиразрядной схемы 53 сравнения и с информационным входом буферного регистра 26, вход записи которого подключен к четвертому выходу ПЛМ 55, а инверсные выходы поразрядно подключены к второму входу схемы 53 сравнения, выход которой соединен с первыми входами первого 43 и второго 44 элементов И и первого элемента ИЛИ 47, второй вход которого связан с пятым выходом ПЛМ 55, а выход - с первым входом третьего элемента И 45, подключенного выходом к суммирующему входу счетчика 30 сбоев. Второй вход первого элемента И 43 соединен с шестым выходом ПЛМ 55, а выход - с входом записи первого регистра 21 выдачи. Второй вход второго элемента И 44 соединен с седьмым выходом ПЛМ 55, а выход - с входом записи второго регистра 22 выдачи. Выход переполнения счетчика 30 сбоев подключен к входу установки в "1" RS-триггера 46, прямой выход которого соединен с информационным входом четвертого вентиля 37.

Разрядные выходы счетчика 56 по модулю три поразрядно соединены с входами двухразрядного вентиля 33 и с первой группой входов двухразрядной схемы 54 сравнения, вторая группа входов которой поразрядно соединена с выходами вентиля 33. С выходами первого и второго разрядов вентиля 33 соединены также четвертый и пятый входы-выходы кодопреобразователя соответственно. Выход схемы 54 сравнения соединен с первым входом второго элемента ИЛИ 48, второй вход которого соедпнен с восьмым выходом ПЛМ 55, а выход - с вторым входом четвертого элемента И 49 и вторым входом третьего элемента И 45. Третий вход элемента И 49 соединен с выходом переполнения счетчика 29 тактовых импульсов, а выход - с входом установки в "0" первого синхронного триггера 27, прямой выход которого соединен с D-входом второго синхронного триггера 28. Прямой выход второго триггера 28 подключен к информационному входу пятого вентиля 38, выход которого соединен с шестым входом-выходом кодопреобразователя, входами сброса счетчика 56 по модулю три и счетчика 29 тактовых импульсов. Вход разрешения двухразрядного вентиля 33 соединен с выходом третьего элемента НЕ 52.

Выходы со второго по пятый счетчика 29 тактовых импульсов соединены с входами с пятого по восьмой ПЛМ 55 соответственно и с соответствующими разрядами адресных входов первого 23 и второго 24 коммутаторов.

Оптопары 2-7 и преобразователь 1 напряжения обеспечивают гальваническую развязку сигналов, связанных с общим проводом источника питания электромеханизмов и датчиков объекта управления (на фиг.1 не показан) и сигналов, связанных с общим проводом источника питания ЭВМ системы управления, причем четвертая 5 и пятая 6 оптопары обеспечивают гальваническую развязку сигналов оперативного контроля количества передаваемых через третью оптопару 4 тактовых импульсов синхронизации работы кодопреобразователей. Вторая оптопара 3 обеспечивает развязку сигналов последовательного кода данных, передаваемых от ЭВМ системы управления на управляемый объект, а первая 2 - данных от управляемого объекта на ЭВМ. Шестая оптопара 7 обеспечивает гальваническую развязку сигнала сброса, с помощью которого устанавливается начальное состояние каждого цикла преобразования в кодопреобразователях 8 и 9. Кодопреобразователи 8 и 9 предназначены для преобразования параллельного кода в последовательный и обратного преобразования последовательного кода в параллельный и контроля этого преобразования.

Основная часть кодопреобразователя, обеспечивающая управление и временную синхронизацию его работы, реализована на ПЛМ 55. Работу ПЛМ 55 можно описать с помощью логических управнений, в которых входы ПЛМ 55 обозначены через Х1-Х9, а выходы - Y1-Y9: В уравнениях знаком " " обозначено логическое умножение, а знаком "+" - логическое сложение.

С помощью ПЛМ 55 формируются сигналы: Y1 - сигнал управления выдачей первого числа выхода, записанного в первый регистр 21 выдачи через восьмиразрядный вентиль 31 на первый информационный вход-выход первого кодопреобразователя 8; Y2 - сигнал управления выдачей второго числа выхода, записанного во второй регистр 22 выдачи через второй восьмиразрядный вентиль 32 на второй информационный вход-выход первого кодопреобразователя 8; Y3 - стробирующий сигнал записи первого числа входа с первого информационного входа-выхода в первый регистр 19 приема и второго числа входа с второго информационного входа-выхода во второй регистр 20 приема первого кодопреобразовтеля 8; Y4 - стробирующий сигнал записи в буферный регистр 26 инверсного кода первого и второго входного или выходного чисел; Y5 - стробирующий сигнал увеличения состояния счетчика 30 сбоев в случае несовпадения значений прямого и обратного кодов передаваемых чисел; Y6 - стробирующий сигнал записи первого входного числа в первый регистр 21 выдачи для второго кодопреобразователя 9 и первого выходного числа для первого кодопреобразователя 8; Y7 - стробирующий сигнал записи второго входного числа во второй регистр 22 выдачи для второго кодопреобразователя 9 и второго выходного числа для первого кодопреобразователя 8; Y8 - сигнал стробирования выхода двухразрядной схемы 54 сравнения; Y9 - сигнал управления третьим 36 и пятым 38 вентилями, через которые выдаются тактовые импульсы задающего генератора 18 тактовых импульсов, сигналы сброса со второго кодопреобразователя 9 на первый 8, и сигнал управления двухразрядным вентилем 33, с помощью которого с первого кодопреобразователя 8 на второй 9 передается контрольный код количества тактовых импульсов, синхронизирующих работу кодопреобразователей.

Дешифраторы чтения 16 и записи 17, а также первый 31 и второй 32 восьмиразрядные вентили, четвертый однофазный вентиль 37, первый 21 и второй 22 регистры выдачи, первый 19 и второй 20 регистры приема второго кодопреобразователя 9 обеспечивают сопряжение модуля ввода-вывода с интерфейсом ЭВМ системы управления.

Коммутаторы 23 и 24 обеспечивают преобразование параллельного кода в последовательный, а регистр 25 сдвига - обратное преобразование последовательного кода в параллельный.

Счетчик 56 по модулю три в течение всего цикла преобразования контролирует количество импульсов, поступивших на суммирующий вход счетчика 29 тактовых импульсов в первом 8 и втором 9 кодопреобразователях.

В буферном регистре 26 обеспечивается промежуточное хранение передаваемого первым инверсного кода входных и выходных чисел для сравнения с передаваемым вторым прямым кодом тех же самых чисел. Только в случае совпадения этих кодов изменяется состояние первого 21 и второго 22 регистров выдачи.

Кодопреобразователь может быть спроектирован и изготовлен в виде полузаказной микросхемы на базовых матричных кристаллах по технологии К 1806 ВП1.

Предлагаемый модуль ввода-вывода по функциональному назначению может быть реализован как модуль ввода, модуль вывода и модуль ввода-вывода.

При работе в качестве модуля ввода предлагаемое устрйоство обеспечивает передачу информации от датчиков управляемого объекта (на фиг.1 не показаны) к ЭВМ системы управления объектом. Параллельный код двух входных чисел, поступивший на первый и второй информационные входы-выходы первого кодопреобразователя 8 от датчиков объекта управления, преобразуется в последовательный код и передается через выход и первую оптопару 2 на девятый вход второго кодопреобразователя 9. Во втором кодопреобразователе 9 этот последовательный код преобразуется в параллельный и считывается по команде ЭВМ с первого и второго информационных входов-выходов второго кодопреобразователя 9.

При работе в качестве модуля вывода предлагаемое уцстройство обеспечивает передачу информации от ЭВМ системы управления объектом к электромеханизмам управляемого объекта. Параллельный код двух выходных чисел, поступивший по команде ЭВМ системы управления на первый и второй информационные входы-выходы второго кодопреобразователя 9, преобразуется в последовательный код и передается через выход и вторую оптопару 3 на девятый вход первого кодопреобразователя 8, где образуется в параллельный код и через первый и второй информационные входы-выходы выдается на электромеханизмы объекта управления. Выходные числа, выданные на первый и второй входы-выходы первого кодопреобразователя 8, преобразуются в последовательный код и через выход и первую оптопару 2 поступают на девятый вход второго кодопреобразователя 9. Во втором кодопреобразователе 9 последовательный код преобразуется в параллельный, и выходные числа могут быть считаны ЭВМ системы управления для контроля правильности передачи выходных чисел с второго кодопреобразователя 9 на первый 8, т.е. на объект управления.

При работе в качестве модуля ввода-вывода предлагаемое устройство обеспечивает передачу информации от ЭВМ системы управления к электромеханизмам управляемого объекта и передачу информации от датчиков управляемого объекта к ЭВМ системы управления. Параллельный код выходного числа, поступивший на первый вход-выход второго кодопреобразователя 9, преобразуется в последовательный код, передается на первый кодопреобразователь 8, где преобразуется в параллельный код и выдается на электромеханизмы объекта управления через первый вход-выход.

Параллельный код входного числа, поступивший от датчиков управляемого объекта через второй вход-выход первого кодопреобразователя 8, преобразуется в последовательный код, поступает на второй кодопреобразователь 9, где преобразуется в параллельный код и может быть считан ЭВМ системы управления через второй вход-выход.

Установка необходимого режима работы осуществляется переключателями 10 и 11. В режиме ввода переключатель 10 замкнут, переключатель 11 разомкнут (т. е. на первом и втором входах первого кодопреобразователя 8 код 01). В режиме вывода переключатель 10 разомкнут, переключатель 11 замкнут (код 10 на первом и втором входах преобразователя 8). В режиме ввода-вывода оба переключателя 10 и 11 разомкнуты (код 00).

Второй кодопреобразователь 9 всегда является интерфейсным для ЭВМ системы управления объектом, поэтому на первом и втором входах кодопреобразователя 9 при любом режиме работы модуля код 11.

Вид информации, заносимый в регистры приема и выдачи для первого 8 и второго 9 кодопреобразователей в зависимости от режима работы модуля, приведен в таблице.

Функционирование модуля ввода-вывода рассматривается в режиме вывода.

Модуль ввода-вывода работает следующим образом.

В соответствии с режимом работы первый переключатель 10 разомкнут, а второй переключатель 11 замкнут. Первое и второе выходные числа загружены ЭВМ системы управления через первый и второй информационные входы-выходы в первый 19 и второй 20 регистры приема второго кодопреобразователя 9, а на седьмой вход второго кодопреобразователя 9 поступает сигнал сброса с шины 13 управления.

Сигнал с девятого выхода ПЛМ 55 в первом кодопреобразователе 8 заблокирует третий 36 и пятый 38 вентили и откроет двухразрядный вентиль 33, а во втором кодопреобразователе 9 сигнал с девятого выхода ПЛМ 55 откроет третий 36 и пятый 38 вентили и заблокирует вентиль 33, благодаря чему тактовые импульсы и импульс сброса будут поступать из второго кодопреобразователя 9 в первый 8 через третью 4 и шестую 7 оптопары, а контрольный код из первого кодопреобразователя 8 во второй кодопреобразователь 9 через четвертую 5 и пятую 6 оптопары.

Работа кодопреобразователей 8 и 9 в модуле ввода-вывода происходит циклически: каждый цикл преобразования занимает 32 такта и один такт занимает установка счетчика 29 тактовых импульсов и счетчика 56 по модулю три в исходное состояние в конце каждого цикла преобразования. Каждый такт длится два периода генератора 18 тактовых импульсов и делится на 4 фазы.

Задержки, вызванные прохождением сигналов через оптопары, на фиг.3 для удобства не показаны, однако необходимо заметить, что для надежной работы длительность импульса тактового генератора должна быть более чем в 2 раза выше максимальной задержки сигнала при его прохождении через оптопару.

Контроль количества тактовых импульсов проводится на счетчиках 56 по модулю три первого 8 и втрого 9 кодопреобразователей, а сравнение контрольных кодов производится во втором кодопреобразователе 9 на двухразрядной схеме 54 сравнения. Результат работы схемы 54 сравнения стробируется на втором элементе ИЛИ 48 импульсом, вырабатываемым во второй фазе каждого такта. В случае несовпадения контрольных кодов этот импульс через второй вход элемента И 49 проходит на вход установки в "0" первого триггера 27. По фронту нарастания тактового импульса нулевое состояние с выхода первого синхронного триггера 27 перепишется во второй триггер 28, а в первый триггер 27 запишется единичное состояние следующим тактовым импульсом.

Таким образом, вырабатывается импульс сброса длительностью, равной двум периодам тактового генератора 18, или одному такту.

Импульс сброса приведет в исходное состояние счетчик 29 тактовых импульсов и счетчик 56 по модулю три, восстановив работоспособность кодопреобразователей 8 и 9, если нарушение правильной работы было вызвано импульсом помехи.

Аналогичным образом вырабатывается импульс сброса в конце цикла преобразования сигналом переполнения счетчика 29 тактовых импульсов и сигналом сброса, приходящим по шине 13 управления.

Второй кодопреобразователь 9 за первые 16 тактов начинает последовательно передавать из первого регистра 19 приема посредством первого коммутатора 23 через первый вентиль 34 на выход сначала инверсный код первого выходного числа, затем - прямой. Этот последовательный код через первую оптопару 2 поступает на девятый вход первого кодопреобразователя 8, где будет преобразован в параллельный код на регистре 25 сдвига. Импульсом с четвертого выхода ПЛМ 55, соответствующим третьей фазе восьмого такта, инверсный код с выхода регистра 25 сдвига будет записан в буферный регистр 26. В случае совпадения с прямым кодом того же числа на схеме 53 сравнения прямой код будет записан сигналом с шестого выхода ПЛМ 55, соответствующим третьей фазе шестнадцатого такта, в первый регистр 21 выдачи. В течение всего цикла преобразования сигнал с первого выхода ПЛМ 55 разрешает передачу числа, записанного в первый регистр 21 выдачи, через первый восьмиразрядный вентиль 31 на первый вход-выход первого кодопреобразователя 8.

Одновременно в первом кодопреобразователе 8 за те же 16 тактовых импульсов начинает последовательно передаваться через первый вентиль 34 на выход первое выходное число, записанное в первый регистр 19 приема с первого информационного входа-выхода импульсом с третьего выхода ПЛМ 55, соответствующим первой фазе первого такта.

Последовательный код с выхода первого кодопреобразователя 8 через первую оптопару 2 поступает на девятый вход второго кодопреобразователя 9, в котором на регистре 25 сдвига преобразуется в параллельный код сначала инверсное число, затем - прямое. Инверсное число записывается в буферный регистр 26 сигналом с четвертого выхода ПЛМ 55, соответствующим третьей фазе восьмого такта. Сигналом с шестого выхода ПЛМ 55 первое выходное число будет записано в первый регистр 21 выдачи в третьей фазе шестнадцатого такта в случае, если совпадут на восьмиразрядной схеме 53 сравнения коды, переданные за первые и вторые восемь тактов. Если коды не совпадут, то сигналом с пятого выхода ПЛМ 55, соответствующим четвертой фазе шестнадцатого такта, значение счетчика 30 сбоев будет увеличено на 1.

Изменение состояния счетчика 30 сбоев будет происходить и в случае несовпадения контрольных кодов, вырабатываемых на счетчиках 56 по модулю три в первом 8 и втором 9 кодопреобразователях. Сигнал с восьмого выхода ПЛМ 55 стробирует состояние двухразрядной схемы 54 сравнения на втором элементе ИЛИ 48 и через третий элемент И 45 поступит на вход увели