Устройство для интегрирования функций в двоично-десятичном циклическом коде

Устройство для интегрирования функций в двоично-десятичном циклическом коде

Иллюстрации

Показать все

Реферат

 

203 32I

ОПИСАН И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союа Соеетскиа

Социалистических

Республик

Зависимое от авт. свидетельства ¹

Заявлено 281.1966 (№ 1052483/26-24) с присоединением заявки №

Приоритет

Опубликовано 28.1Х.1967. Бюллетень № 20

Дата опубликования описания 14.XI I.19á7

Кл. 42m, 14

МПК 6 061

УДК 681.142.07:517.31 (088.8) Комитет оо делам иаооретеиий и открытий

llpH Совете Мииистрое

СССР

Авторы изобретения

Л. А. Русинов, А. Л. Гуревич и К. Г. Смольянинов

Заявитель

УСТРОИСТВО ДЛЯ ИНТЕГРИРОВАНИЯ ФУНКЦИИ

8 ДВОИЧНО-ДЕСЯТИЧНОМ ЦИКЛИЧЕСКОМ КОДЕ

Известны устройства для интегрирования функций в двоично-десятичном циклическом коде, содержащие регистр функции, счетчик интеграла, преобразователь кода функции в унитарный со вспомогательным триггером и вентилем, схемы определения четности, дифференцирующие цепочки и усилители.

Предложенное устройство отличается от известных тем, что нулевая шина триггера старшего разряда через дифференцирующую цепочку и усилитель соединена с шиной опроса и счетным входом вспомогательного триггера, нулевая шина которого подключена ко входу схемы определения четности, соединенной через вентиль со входом триггера четности счетчика преобразователя.

Это позволило упростить схему за счет использования для управления счетчиком преобразователя обратного кода.

Схема устройства приведена на чертеже.

Интегратор осуществляет интегрирование по методу прямоугольников и использует про. межуточное представление функции число-импульсным кодом. Интегратор состоит из регистра 1 подынтегральной функции, счетчика интеграла 2, преобразователя кода подынтегральной функции в число-импульсный, содержащего счетчик 3, работающий в коде функции, вспомогательный триггер 4, вентиль 5.

Входы вентиля 5 и счетчика 3 преобразователя соединены с шиной б тактовых импульсов.

Интегрирование ведется в два такта. Вначале в счетчик преобразователя 3 вводится прямой код интегрируемой функции (вспомогательный такт) и им отрабатывается временной интервал М,=(т — у,)т, заканчивающийся при появлении импульса переполнения. По окончании вспомогательного такта в счетчик

3 вводится дополнительный код функции и счетчик отсчитывает у, импульсов, пропускаемых открытым в это время вентилем 5 преобразователя на счетчик интеграла 2. Окончание рабочего такта (Ма=у, т) означает и окончание шага интегрирования (М=Л4- +ЛЬ=тт, где m в случае десятичного кода равно 10). Так как в счетчик интеграла 2 передается значение функции в некоторой точке внутри шага интегрирования, то точность интегрирования при этом несколько повышается, т. к. реализуется метод, близкий к методу средних прямоугольников.

Дополнительный код образуется из обратного прибавлением единицы, что при работе с циклическими кодами вызывает значительные трудности. Вместо того, чтобы прибавлять единицу к обратному коду, можно эту единицу недосчитывать при отработке обратного кода счетчиком преобразователя 3, т. е.

20332 выходным импульсом счетчика считать не десятый, а девятый входной импульс, чем будет обеспечена возможность применения в интеграторе обратного кода вместо дополнительного.

Для упрощения схемы интегратора в целом подынтегральную функцию целесообразно кодировать двоично-десятичным самодополняющимся кодом, причем таким, который позволяет легко фиксировать цифру девять и обеспечивает простую схему счетчика. Счетчик 8 построен по принципу построения счетчиков для циклических кодов со вспомогательным триггером четности 3,. Так как счетчик в преобразователе интегратора предназначен для отработки требуемых временных интервалов, то индикация старшего разряда тетрады не нужна: число однозначно определяется по положению трех разрядных триггеров 8 — 8 и триггера четности 8О тетрады.

Импульсные входы вентилей 7 и 8, связанных по управляющему входу соответственно с единичной и нулевой выходными шинами триггера четности 8О, объединены и подсоединены к шине тактовых импульсов б. Выход вентиля 7 связан со счетным входом триггера

81 и нулевым триггера 8O, .выход вентиля 8 связан с импульсными входами вентилей 9 и

10, управляемых соответственно с нулевой и единичной шин триггера 81. Выход вентиля 10 соединен со счетным входом триггера 8, а выход вентиля 9 — с импульсным входом вентиля 11, управляемого от нулевого выхода триггера 3> и своим выходом подключенного ко счетному входу триггера 8з. При переходе триггера 8q в нулевое состояние, происходящем при достижении счетчиком состояния, соответствующего девяти сосчитанным импульсам 8> и 8 в О, 3О и 8 переходят в О, на шине

l2 появляется сигнал, который дифференцируется и усиливается ячейками 18 и 14. Этот сигнал фиксирует окончание счета; подача тактовых импульсов прекращается.

Для правильной установки счетчика 8 необходимо, помимо основного кода, передавать в счетчик импульс, характеризующий четность вводимого в счетчик числа, необходимый для установки триггера четности 8 . Четному числу соответствует четная сумма единиц (S=O при сложении по модулю 2), если число в предыдущей декаде четное, и нечетная (S = I ), если число в предыдущей декаде нечетное (перед самым старшим разрядом всегда подразумевается нуль — число четное) . Логическая схема определения четности 15 производит суммирование по модулю числа единиц в коде каждого разряда интегрируемой функции схемами 16, выполняющими функцию

«несоответствия».

Входы двух схем несоответствия 16 и 16> подсоединены к выходам ячеек регистра 1 попарно, а их выходы — ко входам схемы несоответствия 16>. Для введения поправки на четность содержимого предыдущей декады введена дополнительная схема несоответствия

ЗО

17, один вход .которой соединен с выходом схемы 16>, а второй — с выходом ячейки несоответствия 17 предыдущей декады (шина 18).

Образование обратного кода достигается инвертированием содержимого старшего разряда тетрады. Для этого вводится дополнительная схема несоответствия 19. Входы схемы 19 подключаются к выходу схемы несоответствия 17 блока 15 и к нулевой выходной шине 20 вспомогательного триггера 4. Выход схемы несоответствия 19 через вентиль 21 (при потенциальных схемах несоответствия) или непосредственно (при импульсных) подключается к нулевому входу триггера 8 .

Рассмотрим работу интегратора на конкретном примере. Допустим, что значение функции в приведенном на чертеже разряде интегратора равно четырем, причем в старшей декаде число нечетное. Тогда в ячейках регистра 1 будет запасено 1110. При пуске сначала производится сброс, так что триггер 4 и триггеры счетчика 81 — 3з установятся в «О», а триггер 3Π— в «1». После этого будет произведен опрос вентилей 22, 28 и 24, связанных с ячейками регистра 1 и вентиля 21. При опросе триггеры 3 и 3З перейдут в «1» триггер 8 останется в «О». На выходе схемы несоответствия 16> будет сигнал, а так как впереди декада нечетная,то на шине 18 также будет сигнал, что приведет к отсутствию сигнала на выходе схемы 17 и появлению сигнала на выходе схемы 19 (триггер 4 в О). Поэтому при опросе логической схемы вентиль 21 будет открыт и опросным импульсом триггер 8< будет установлен в положение О, что соответствует вводу прямого кода числа четыре в счетчик преобразователя 8 и началу вспомогательного такта.

После поступления пяти тактовых импульсов счетчик 3 лерейдет в положение, соответствующее девяти сосчитанным импульсам, триггер 8з перейдет в О, на его нулевой выходной шине появится сигнал, который после дифференцирования и усиления ячейки 13 опрокинет триггер 4 в «1» и произведет повторной опрос; триггеры счетчика установятся в такое же положение, как и при первом опросе, а триггер 3» останется в «1», т.к.на шине 20, а, следовательно, и на выходе 19 сигнала не будет, и вентиль 21 будет заперт. Это соответствует установке счетчика .на число 5, т, е. введению обратного кода значения функции и началу рабочего такта. Четыре тактовых импульса, необходимых теперь для заполнения счетчика 8, через открытый вентиль 5 поступят на связанную с ним ячейку счетчика интеграла 2. Таким образом, за шаг интегрирования, равный длительности следования девяти импульсов тактовой частоты, на вход счетчика интеграла 2 поступает число импульсов, равное значению функции в момент начала рабочего такта.

Разрядные ячейки счетчика интеграла соединяются между собой последовательно через схемы задержки 25, необходимые для

203321 устранения временного наложения импульсов на их входах.

Для исключения рабочего или вспомогательного тактов, необходимых,при равенстве содержимого какого-либо разряда функции соответственно 0 или 9, введена логическая схема коррекции 2б, которая состоит из двух вентилей 27 и 28, соединенных, последовательно. Вентиль 27 своим импульсным входом соединен с шиной опроса через схему задержки

29, а управляющим — с нулевой выходной шиной триггера 8-.; вентиль 28 соединен управляющим входом с единичной выходной шиной триггера 8<, а выходом — со счетным входом триггера 4 и нулевым — триггера 8<.

Коррекция производится следующим образом. Если у, =0 и триггер 4 в «О», то триггеры счетчика 3 устанавливаются в «О», и импульс опроса, задержанный ячейкой 29 схемы коррекции 2б, не сможет пройти через вентиль

28. В результате будет проходить обычный вспомогательный такт (вентиль 5 заперт), по окончании которого генерируется импульс опроса, переиодящий триггер 4 в «1», что обеспечивает отсутствие импульса с вентиля 21 логической схемы, триггер 3р остается в «1». В результате задержанный импульс опроса проходит вентили 27 и 28 и переводит триггеры

8q и 4 в «О». Таким образом, рабочий такт пропускается.

Если у,. =9, то для пропуска интегратором вспомогательного такта, перед которым триггер 4 в «О», à 8р в «1», опять подается импульс со схемы коррекции 2б, переводящей триггер 4 в «1», 8р в нулевое положение, соответствующее началу рабочего такта при отработке числа 9. Во всех остальных случаях на выходе схемы коррекции импульса не будет, т. к. либо вентиль 27, либо 28 будет заперт, 10

Предмет изобретения

Устройство для интегрирования функций в

15 двоично-десятичном циклическом коде, содержащее регистр функции, счетчик интеграла, преобразователь кода функции в унитарный со вспомогательным триггером и вентилем, схему определения четности, дифференциру20 ющую цепочку и усилители, отличающееся тем, что, с целью упрощения схемы за счет использования для управления счетчиком преобразователя обратного кода, нулевая шина триггера старшего разряда через дифференцирующую цепочку и усилитель соединена с шиной опроса и счетным входом вспомогательного триггера, нулевая шина которого подключена ко входу схемы определения четности, соединенной через вентиль со входом

30 триггера четности счетчика преобразователя.