Формирователь частотно-модулированных сигналов

Формирователь частотно-модулированных сигналов

Реферат

 

Использование: в радиотехнике, в приемопередающих устройствах и в системах радиолокации. Цель изобретения - создание формирователя сигналов с любым заданным законом частотной модуляции, в котором путем записи в блок памяти кодов, корректирующих нелинейность перестраиваемого генератора, повышается точность формирования частоты по заданному закону. Это достигается тем, что формирователь частотно-модулированных сигналов содержит накапливающие сумматоры 1,20, комбинационный сумматор 2, ФНЧ 6, управляемый генератор 7, формирователь 15 управляющих сигналов, триггер 9, первый и второй счетчики 10,11, элемент И 12, таймер 13, мультиплексор 14, последовательно соединенные делитель 16 частоты, измеритель 17 частоты, блок сравнения 18, преобразователь кодов 19, ключ 8, первый блок памяти 3, первый цифроаналоговый преобразователь (ЦАП) 4, генератор 26 тактовых импульсов. Кроме того, для уменьшения случайных отклонений частоты при формировании ЛЧМ сигналов введены последовательно соединенные второй накапливающий сумматор 20, второй блок памяти 21,второй ЦАП 22, полосовой фильтр 23, фазовый детектор 24, сумматор 5, элемент ИЛИ 25. 1 ил.

Изобретение относится к радиотехнике и может быть использовано в приемопередающих устройствах и в системах радиолокации.

Известны формирователи частотно-модулированных сигналов. Цифровой синтезатор линейно-частотно-модулированных (ЛЧМ) радиоимпульсов содержит формирователь управляющих сигналов и последовательно соединенные два накопителя, комбинационный сумматор, регистр памяти, блок памяти, цифроаналоговый преобразователь (ЦАП) и полосовой фильтр [1] Однако изменение частоты сигнала в таком устройстве возможно только по линейному закону и наблюдаются значительные отклонения частоты от заданного закона.

Известен формирователь ЛЧМ сигналов, который содержит последовательно соединенные первый накапливающий сумматор, комбинационный сумматор, второй накапливающий сумматор, первый блок памяти, первый ЦАП, первый полосовой фильтр, первый смеситель, узкополосный фильтр, второй смеситель и второй полосовой фильтр, последовательно соединенные второй блок памяти, второй ЦАП, ФНЧ и перестраиваемый генератор, выход которого соединен с вторыми входами смесителей [2] Выход генератора тактовых импульсов соединен с входами синхронизации накапливающих сумматоров и ЦАП. Выход кода начальной частоты формирователя управляющих сигналов соединен с вторым входом комбинационного сумматора, а выход скорости частотной модуляции с входом первого накапливающего сумматора.

В этом устройстве также возможно формирование сигналов только с линейным законом изменения частоты, так как формирование кода частоты происходит в комбинационном сумматоре, складывающем код начальной частоты с линейно-возрастающим приращением. Код частоты поступает на второй накапливающий сумматор, вычисляющий код фазы формируемого сигнала, и дальнейшая схема уменьшает любые отклонения от линейного закона изменения частоты.

Искажения, обусловленные нелинейностью модуляционной характеристики перестраиваемого генератора, уменьшаются с помощью двойного преобразования частоты на смесителях, не изменяя исходной нелинейности генератора, поэтому величина искажений зависит от параметров генератора.

Цель изобретения создание формирователя сигналов с любым заданным законом частотной модуляции, в котором путем записи в блок памяти кодов, корректирующих нелинейность перестраиваемого генератора, повышается точность формирования частоты по заданному закону.

Это достигается тем, что в формирователь частотно-модулированных (ЧМ) сигналов, содержащий последовательно соединенные накапливающий сумматор, комбинационный сумматор, ЦАП, ФНЧ, управляемый генератор, формирователь управляющих сигналов, выход кода скорости частотной модуляции которого соединен с первым входом накапливающего сумматора, генератор тактовых импульсов, выход которого соединен с входами синхронизации накапливающего сумматора и ЦАП, введены триггер, первый и второй счетчики, элемент И, таймер, мультиплексор, последовательно соединенные делитель частоты, измеритель частоты и схема сравнения, преобразователь кодов, выход которого подключен к второму входу схемы сравнения, и ключ, выход которого является выходом формирователя частотно-модулированных сигналов, при этом выход управляемого генератора соединен с входом ключа, прямой выход триггера соединен с первыми входами элемента И, таймера и адресным входом мультиплексора, выход первого счетчика соединен с входом преобразователя кодов и первым входом мультиплексора, выход которого соединен с вторым входом комбинационного сумматора, выход схемы сравнения соединен со счетным входом первого счетчика, выход переполнения которого соединен с входом сброса триггера, выход элемента И соединен с входом записи блока памяти, вход данных которого соединен с выходом второго счетчика, выход кода начальной частоты формирователя управляющих сигналов соединен с вторым входом мультиплексора, а выход кода длительности и периода с вторым входом таймера, выход которого соединен с вторым входом накапливающего сумматора и управляющим входом ключа, вход установки триггера и входы сброса первого и второго счетчиков соединены с входом калибровки формирователя ЧМ сигналов, а вход синхронизации таймера, счетный вход второго счетчика и второй вход элемента И соединены с выходом генератора тактовых импульсов.

Кроме того, для уменьшения случайных отклонений частоты при формировании ЛЧМ сигналов в предлагаемый формирователь ЧМ сигналов введены последовательно соединенные второй накапливающий сумматор, второй блок памяти, второй ЦАП, полосовой фильтр, фазовый детектор и сумматор, причем вход второго накапливающего сумматора соединен с выходом комбинационного сумматора, вход сумматора с выходом первого ЦАП, выход сумматора с входом ФНЧ, выход делителя частоты с вторым входом фазового детектора, вход блокировки которого через введенный элемент ИЛИ соединен с инверсным выходом триггера, второй вход элемента ИЛИ соединен с блокирующим выходом преобразователя кодов, а к выходу генератора тактовых импульсов подключены входы синхронизации второго накапливающего сумматора и второго ЦАП.

На чертеже приведена схема предложенного формирователя ЧМ сигналов. Он содержит последовательно соединенные первый накапливающий сумматор 1, комбинационный сумматор 2, первый блок 3 памяти, первый цифроаналоговый преобразователь (ЦАП) 4, сумматор 5, фильтр нижних частот (ФНЧ) 6, управляемый генератор 7, ключ 8, выход которого является выходом формирователя ЧМ сигналов.

В формирователь ЧМ сигналов также входят триггер 9, первый и второй счетчики 10 и 11, элемент И 12, таймер 13, мультиплексор 14, формирователь 15 управляющих сигналов, делитель 16 частоты, измеритель 17 частоты, блок 18 сравнения, преобразователь 19 кодов.

Для уменьшения случайных отклонений частоты при формировании ЛЧМ сигналов формирователь содержит последовательно соединенные второй накапливающий сумматор 20, второй блок памяти 21, второй ЦАП 22, полосовой фильтр 23, фазовый детектор 24, элемент ИЛИ 25, генератор 26 тактовых импульсов.

Формирователь 15 управляющих сигналов содержит, например, три независимых регистра или один многоразрядный регистр (на чертеже не показан) и предназначен для формирования кодов начальной частоты, скорости изменения частоты, длительности и периода повторения выходных импульсов.

Преобразователь кодов 19 представляет собой ПЗУ, в котором записаны расчетные коды D₁, зависящие от входных адресных кодов A₁ по следующей зависимости: D_i F (A_i), где F функция частотной модуляции.

При формировании ЛЧМ сигнала выходные коды равны входным. Если входной код равен выходному, на запрещающем выходе преобразователя 19 кодов не формируется сигнал запрета, в противном случае формируется сигнал запрета, блокирующий работу фазового детектора 24.

Формирователь ЧМ сигналов работает следующим образом.

В исходном состоянии на первом выходе формирователя 15 управляющих сигналов установлен заданный код скорости частотной модуляции, на втором выходе код начальной частоты, на третьем код периода и длительности импульса.

Перед формированием выходных сигналов осуществляется калибровка формирователя сигналов. Импульс с входа калибровки поступает на вход сброса счетчиков 10 и 11 и вход установки триггера 9. Сигнал с прямого выхода триггера 9 поступает на адресный вход мультиплексора 14, переводя его в режим трансляции кодов с второго входа на выход, на вход таймера 13, запрещая формирование импульсов на его выходе, и на вход элемента И 12, разрешая прохождение через него тактовых импульсов. Сигнал с инверсного выхода триггера 9 поступает на вход элемента И 25, на выходе которого формируется сигнал, запрещающий работу фазового детектора 24.

Нулевой код с выхода счетчика 10 проходит через мультиплексор 14 и поступает на второй вход комбинационного сумматора 2. При отсутствии импульса на выходе таймера 13 накапливающий сумматор 1 находится в сброшенном состоянии, и нулевой код с его выхода подается на первый вход комбинационного сумматора 2. Результат сложения входных кодов формируется на выходе комбинационного сумматора 2 и подается на адресный вход первого блока 3 памяти. Тактовый импульс с выхода генератора 26 поступает на вход элемента И 12 и на счетный вход счетчика 11. На выходе элемента И 12 формируется сигнал, поступающий на вход записи блока 3 памяти. При этом в адресуемую ячейку блока 3 памяти записывается нулевой код с выхода счетчика 11. По окончании тактового импульса на счетном входе счетчика 11 его содержимое увеличивается на единицу.

С выхода блока 3 памяти записанное значение подается на вход ЦАП 4, где преобразуется в выходное напряжение. Напряжение с выхода ЦАП 4 без изменений проходит на выход сумматора 5, так как на втором входе сумматора 5 напряжение равно нулю из-за блокировки фазового детектора 24. Напряжение с выхода сумматора 5 через ФНЧ 6 подается на вход управляемого генератора 7. На выходе генератора 7 формируется сигнал, частота которого определяется управляющим напряжением.

Этот сигнал поступает на вход делителя 16 частоты, где его частота уменьшается до значения, которое может быть обработано цифровыми устройствами. С выхода делителя 16 частоты сигнал подается на вход измерителя 17 частоты. Измеренное значение частоты с выхода измерителя 17 частоты подается на первый вход блока 18 сравнения. На второй вход блока 18 сравнения с выхода преобразователя 19 кодов поступает расчетный код частоты.

Следующий импульс с выхода генератора 26, поступающий на вход схемы И 12 и счетный вход счетчика 11, приводит к записи в адресуемую ячейку блока 3 памяти кода на единицу больше предыдущего и к увеличению содержимого счетчика 11. При увеличении кода на выходе блока 3 памяти увеличиваются напряжение на выходе ЦАП 4, частота на выходе генератора 7 и код измеренной частоты на выходе измерителя 17 частоты. Таким образом, с каждым импульсом генератора 26 происходит увеличение кода формируемой частоты. Этот процесс продолжается до тех пор, пока код измеренной частоты не станет равным или не превысит расчетного кода частоты с выхода преобразователя 19 кодов. При этом появляется сигнал на выходе блока 18 сравнения, поступающий на счетный вход счетчика 10. Содержимое счетчика 10 увеличивается на единицу. Новое значение кода на выходе счетчика 10 поступает на вход преобразователя 19 кодов и на второй вход мультиплексора 14. Преобразователь 19 кодов формирует следующее значение кода расчетной частоты, сигнал на выходе схемы 18 сравнения пропадает, и начинается цикл записи в следующую ячейку.

Запись значений в данную ячейку проходит аналогично описанному.

После заполнения всех ячеек блока 3 памяти с выхода переполнения счетчика 10 поступает сигнал на вход сброса триггера 9. В результате сброса сигнал с прямого выхода триггера 9 поступает на вход схемы И 12, вход таймера 13 и адресный вход мультиплексора 14. Схема И 12 запрещает прохождение импульсов на вход записи блока 3 памяти. Сигнал на входе таймера 13 разрешает формирование на его выходе импульсов в соответствии с подаваемым кодом длительности и периода. Мультиплексор 14 переводится в режим трансляции кодов с первого входа на выход.

Таким образом, в результате калибровки в блоке 3 памяти записаны коды, учитывающие неравномерность модуляционной характеристики управляемого генератора 8.

Формирование ЧМ сигналов происходит следующим образом.

При формировании сигналов с нелинейным законом изменения частоты с блокирующего выхода преобразователя 19 кодов на вход схемы ИЛИ 25 поступает сигнал запрета, который приводит к блокировке фазового детектора 24 элементом ИЛИ 25. При этом цепь автоматической подстройки частоты оказывается разомкнутой.

С появлением импульса на выходе таймера 13 снимается сброс с первого накапливающего сумматора 1 и открывается ключ 8, разрешая прохождение сигналов с выхода управляемого генератора 7 на выход формирователя ЧМ сигналов.

Под действием тактовых импульсов с генератора 26 в накапливающем сумматоре 1 происходит суммирование кодов скорости модуляции К, поступающих с выхода формирователя 15. На выходе накапливающего сумматора 1 формируется последовательность кодов K₁(r), описываемая выражением K₁(r) ^R_r=0 K, где R число формируемых отсчетов.

Эта последовательность поступает на вход комбинационного сумматора 2. На второй вход комбинационного сумматора 2 с выхода формирователя 15 поступает код начальной частоты K_fн, который складывается с выходным кодом накапливающего сумматора 1. На выходе комбинационного сумматора 2 формируется последовательность кодов K₂ (r), описываемая выражением K₂ (r) K_fн + ^R _r=0 K, которая поступает на вход блока 3 памяти.

В блоке 3 памяти выходные коды комбинационного сумматора 2 преобразуются в записанные на этапе калибровки коды амплитуды модулирующего напряжения, поступающие на вход ЦАП 4. ЦАП 4 преобразует входные коды амплитуды в амплитудные выборки напряжения, которые через сумматор 5 подаются на вход ФНЧ 6.

ФНЧ 6, имеющий частоту среза ниже тактовой частоты генератора 26, формирует на выходе непрерывное напряжение, поступающее на вход управляемого генератора 7. Под действием управляющего напряжения частота генератора 7 изменяется по заданному закону.

Сигнал с выхода генератора 7 через ключ 8 поступает на выход формирователя ЧМ сигналов. Таким образом осуществляется формирование нелинейно-частотно-модулированных сигналов с коррекцией регулярных искажений.

При формировании ЛЧМ сигналов на блокирующем выходе преобразователя кодов 19 не формируется сигнал запрета, что приводит к снятию блокировки с фазового детектора 24 и замыканию цепи автоматической подстройки частоты для уменьшения случайных искажений частоты.

В накапливающем сумматоре 20 осуществляется суммирование выходных кодов комбинационного сумматора 2 и на выходе формируется последовательность кодов фазы.

Выходные коды фазы с выхода накапливающего сумматора 20 поступают на вход блока 21 памяти, который преобразует коды фазы в коды амплитуды сигнала и передает их на вход ЦАП 22. ЦАП 22 преобразует коды амплитуды в дискретное частотно-модулированное напряжение, которое поступает на вход полосового фильтра 23. В полосовом фильтре 23 выделяется непрерывный ЧМ сигнал.

Сигнал с выхода полосового фильтра 29 поступает на вход фазового детектора 24. На второй вход фазового детектора 24 поступает сигнал с выхода делителя частоты 16, коэффициент деления К которого равен отношению частоты на выходе управляемого генератора к частоте на выходе полосового фильтра 23.

Таким образом, на оба входа фазового детектора 24 поступают сигналы с одинаковыми частотами, и напряжение на его выходе равно нулю. При случайном отклонении частоты управляемого генератора 7 от номинального значения сигналы на входах фазового детектора 24 будут иметь равные значения. Это приведет к формированию на выходе фазового детектора 24 напряжения, амплитуда и полярность которого зависят от соотношения входных частот. Напряжение с выхода фазового детектора поступает на вход сумматора 5. На выходе сумматора 5 формируется алгебраическая сумма напряжений с выходов ЦАП 4 и фазового детектора 24. Суммарное напряжение с выхода сумматора 5 проходит через ФНЧ 6 на вход управляемого генератора 7 и приводит к коррекции частоты на его выходе.

По окончании импульса, формируемого на выходе таймера 13, закрывается ключ 8, сбрасывается накапливающий сумматор 1 и схема возвращается в исходное состояние.

Таким образом, формирователь ЧМ сигналов обеспечивает формирование с высокой точностью выходных сигналов при любом выданном законе частотной модуляции и, кроме того, обеспечивает коррекцию регулярных искажений частоты ЧМ сигнала и случайных искажений частоты ЛЧМ сигнала.

Формула изобретения

1. ФОРМИРОВАТЕЛЬ ЧАСТОТНО-МОДУЛИРОВАННЫХ СИГНАЛОВ, содержащий последовательно соединенные накапливающий сумматор, комбинационный сумматор, первый блок памяти и первый цифроаналоговый преобразователь, последовательно соединенные фильтр нижних частот и управляемый генератор, формирователь управляющих сигналов, выход кода скорости частотной модуляции которого соединен с первым входом накапливающего сумматора, генератор тактовых импульсов, выход которого соединен с входами синхронизации накапливающего сумматора и первого цифроаналогового преобразователя, при этом выход первого цифроаналогового преобразователя соединен с входом фильтра нижних частот, отличающийся тем, что введены триггер, первый и второй счетчики, элемент И, таймер, мультиплексор, последовательно соединенные делитель частоты, измеритель частоты и блок сравнения, преобразователь кодов, выход которого подключен к второму входу блока сравнения, а также ключ, выход которого является выходом формирователя частотно-модулированных сигналов, при этом выход управляемого генератора соединен с входом ключа, прямой выход триггера соединен с первыми входами элемента И и таймера и адресным входом мультиплексора, выход первого счетчика соединен с входом преобразователя кодов и первым входом мультиплексора, выход которого соединен с вторым входом комбинационного сумматора, выход блока сравнения соединен со счетным входом первого счетчика, выход переполнения которого соединен с входом сброса триггера, выход элемента И соединен с входом записи первого блока памяти, вход данных которого соединен с выходом второго счетчика, выход кода начальной частоты формирователя управляющих сигналов соединен с вторым входом мультиплексора, а выход кода длительности и периода соединен с вторым входом таймера, выход которого соединен с вторым входом накапливающего сумматора и управляющим входом ключа, выход первого цифроаналогового преобразователя соединен с входом фильтра нижних частот, вход синхронизации таймера, счетный вход второго счетчика и второй вход элемента И соединены с выходом генератора тактовых импульсов, а вход установки триггера и входы сброса первого и второго счетчиков объединены и являются входом калибровки формирователя частотно-модулированных сигналов.

2. Формирователь по п.1, отличающийся тем, что введены последовательно соединенные второй накапливающий сумматор, второй блок памяти, второй цифроаналоговый преобразователь, полосовой фильтр и фазовый детектор, а выход первого цифроаналогового преобразователя соединен с входом фильтра нижних частот через введенный сумматор, другой вход которого подключен к выходу фазового детектора, при этом выход делителя частоты соединен с вторым входом фазового детектора, вход блокировки которого через введенный элемент ИЛИ соединен с инверсным выходом триггера, второй вход элемента ИЛИ соединен с блокирующим выходом преобразователя кодов, вход которого накапливающего сумматора подсоединен к выходу комбинационного сумматора, входы синхронизации второго накапливающего сумматора и второго цифроаналогового преобразователя подключен к выходу генератора тактовых импульсов.

РИСУНКИ

Рисунок 1