Приемное устройство широкополосного сигнала

Реферат

 

Использование: радиотехника, широкополосные системы связи при наличии внутрисистемных помех. Сущность изобретения: приемное устройство широкополосного сигнала содержит первый и второй умножители 1 и 2, формирователь 3 ортогональных псевдослучайных последовательностей, генератор (ПСП), 4 опорной ПСП, блок синхронизации 5, полосовой фильтр 6, узкополосный фильтр 7, синхронный детектор 8, амплитудный детектор 9, фильтры 10, 11 нижних частот, пороговые блоки 12, 18, формирователи модуля 13, 17, ключ 14, блок вычитания 15, интегратор 16. Цель повышение помехозащищенности от внутрисистемных помех. 1 ил.

Изобретение относится к радиотехнике и может быть использовано в широкополосных системах связи при наличии внутрисистемных помех.

Известно приемное устройство, содержащее соединенные по входам первый и второй перемножители, выходы которых через соответствующие полосовые фильтры подключены к входам выходного фазового детектора, генератор псевдослучайной последовательности, подключенный к второму входу первого перемножителя, формирователь ортогональной псевдослучайной последовательности, подключенный к второму входу второго перемножителя, блок синхронизации, включенный между входом устройства и другими входами генератора псевдослучайной последовательности, и блок синхронизации, выходы которого подключены к управляющим входам генератора псевдослучайной последовательности [1] Это устройство позволяет уменьшить внутрисистемные помехи.

Наиболее близким к изобретению является приемное устройство [2] широкополосного сигнала (ШПС), содержащее блок синхронизации, выход которого через формирователь ортогональной псевдослучайной последовательности (ПСП) и генератор опорной ПСП соединен соответственно с входами первого и второго умножителей, другие входы которых объединены с входом блока синхронизации и являются входом устройства, а также последовательно соединенные узкополосный фильтр, вход которого подключен к выходу первого умножителя, синхронный детектор, другой вход которого подключен к выходу второго умножителя, первый фильтр нижних частот и первый пороговый блок.

Недостатком известного устройства является низкая помехозащищенность от внутрисистемных помех.

Технический результат, который может быть получен при осуществлении изобретения, заключается в повышении помехозащищенности от внутрисистемных помех.

Для этого в приемное устройство ШПС, содержащее блок синхронизации, выход которого через формирователь ортогональной псевдослучайной последовательности (ПСП) и генератор опорной ПСП соединен соответственно с входами первого и второго умножителей, другие входы которых объединены с входом блока синхронизации и являются входом устройства, а также последовательно соединенные узкополосный фильтр, вход которого подключен к выходу первого умножителя, синхронный детектор, другой вход которого подключен к выходу второго умножителя, первый фильтр нижних частот и первый пороговый блок, введены второй пороговый блок, а также полосовой фильтр, амплитудный детектор, второй фильтр нижних частот, блок вычитания, другой вход которого через последовательно соединенные первый формирователь модуля и интегратор подключен к выходу первого фильтра нижних частот, и второй формирователь модуля, последовательно включенный между выходом первого смесителя и входом второго порогового блока, а также ключ, подключенный к входу первого порогового блока, причем управляющий вход ключа и другой вход блока синхронизации подключены к выходу второго порогового блока.

На чертеже представлена структурная схема приемного устройства ШПС.

Приемное устройство ШПС содержит первый и второй умножители 1 и 2, формирователь 3 ортогональной ПСП, генератор 4 опорной ПСП, блок синхронизации 5, полосовой фильтр 6, узкополосный фильтр 7, синхронный детектор 8, амплитудный детектор 9, второй фильтр 10 нижних частот (ФИЧ), первый 11 ФНЧ, первый пороговый блок 12, первый формирователь модуля 13, ключ 14, блок вычитания 15, интегратор 16, второй формирователь модуля 17 и второй пороговый блок 18.

Приемное устройство работает следующим образом.

Приемный сигнал поступает на умножители 1, 2. В первом умножителе 1 принимаемый сигнал умножается на синхро-ПСП, которую вырабатывает формирователь 2 ортогональной ПСП. Деманипулированный синхросигнал далее поступает на полосовой фильтр 6, который улучшает соотношение сигнал/шум на выходе. Выходное напряжение фильтра поступает на амплитудный детектор 9, на выходе которого получается однополярный сигнал, поступающий через второй ФНЧ 10 на первый вход блока вычитания 15. Одновременно напряжение с выхода первого умножителя 1 поступает на вход узкополосного фильтра 7, на выходе которого получают напряжение опорной частоты. Напряжение с выхода узкополосного фильтра 7 поступает на один из входов синхронного детектора 8.

Принимаемый сигнал поступает также на вход второго умножителя 2 информационного канала, на другой вход которого поступает информационная ПСП с выхода генератора 4 опорной ПСП.

Во втором умножителе 2 происходит снятие манипуляции фазы информационного сигнала по закону ПСП при сохранении посимвольной фазовой манипуляции по закону передаваемой информации. С выхода этого умножителя информационный сигнал подается на другой вход синхронного детектора 8. С выхода синхронного детектора 8 двухполярный низкочастотный сигнал через первый ФНЧ 11 поступает на входы первого порогового блока 12 информационного канала и первый формирователь модуля 13.

Формирователи модуля могут быть реализованы по одной из схем, описанных в книге "Аналоговая и аналого-цифровая вычислительная техника", Сб. статей под ред. В.Б. Ушакова. М. "Сов. радио", 1973, с. 245-250.

С выхода первого порогового блока 12 полученные импульсы информации поступают на первый вход ключа 14, пропускающего эти импульсы на выход приемного устройства при поступлении на его второй вход сигнала разрешения.

Первый формирователь модуля 13 преобразует двухполярный сигнал в однополярный. В интеграторе 16 происходит накопление этого сигнала.

Сигнал с выхода интегратора 16 поступает на второй вход блока вычитания 15. На выходе блока вычитания 15 получается разностный сигнал, соответствующий разности уровней напряжений в информационных и синхроканалах. Этот разностный сигнал поступает на второй формирователь модуля 17, с выхода которого он проходит на вход второго порогового блока 18, где при непревышении входным сигналом вставленного порога образуется сигнал, который входным сигналом вставленного порога образуется сигнал, который подается на ключ 14 и устройство синхронизации 5.

При появлении этого сигнала поиск в устройстве синхронизации 5 прекращается и открывается ключ 14.

Следовательно действие описываемого приемного устройства основано на том, что на передающей стороне уровни информационного и синхросигналов жестко связаны между собой.

В устройстве для появления ложной тревоги даже при срабатывании устройства синхронизации от повторяющейся помехи необходимо, чтобы в информационном и синхроканалах значения взаимокорреляционных функций соответствующих сигналов и помехи оказались примерно равны.

Такой критерий обнаружения своего сигнала эффективен при повторяющихся помехах, т. е. исключаются ложные срабатывания, возникающие при воздействии внутрисистемных помех.

Формула изобретения

ПРИЕМНОЕ УСТРОЙСТВО ШИРОКОПОЛОСНОГО СИГНАЛА, содержащее блок синхронизации, выход которого через формирователь ортогональной псевдослучайной последовательности и генератор опорной псевдослучайной последовательности соединен соответственно с входами первого и второго умножителей, другие входы которых объединены с входом блока синхронизации и являются входом устройства, а также последовательно соединенные узкополосный фильтр, вход которого подключен к выходу первого умножителя, синхронный детектор, другой вход которого подключен к выходу второго умножителя, первый фильтр нижних частот и первый пороговый блок, отличающееся тем, что, с целью повышения помехозащищенности от внутрисистемных помех, введены второй пороговый блок, а также полосовой фильтр, амплитудный детектор, второй фильтр нижних частот, блок вычитания, другой вход которого последовательно соединенные первый формирователь модуля и интегратор подключен к выходу первого фильтра нижних частот и второй формирователь модуля, последовательно включенные между выходом первого смесителя и входом второго порогового блока, а также ключ, подключенный к выходу первого порогового блока, причем выход ключа является выходом устройства, а управляющий вход ключа и другой вход блока синхронизации подключены к выходу второго порогового блока.

РИСУНКИ

Рисунок 1