Устройство для формирования биимпульсного сигнала

Устройство для формирования биимпульсного сигнала

Реферат

 

Использование: в электросвязи. Сущность изобретения: устройство содержит сумматоры по модулю два 2, 4, триггеры 1, 3, регистры 10, 11, формирователь комбинаторной функции 9, фильтр нижних частот 12, элемент НЕ 13. За счет введения формирователя сигнала комбинаторной функции, регистров, фильтра нижних частот и элемента НЕ уменьшается уровень излучения в окружающую среду. 3 ил.

Изобретение относится к технике электрической связи, в частности к устройствам для формирования биимпульсного сигнала, и может найти применение при передаче сигналов по абонентским линиям цифровых телефонных аппаратов.

Известно устройство для формирования биимпульсного сигнала, содержащее дифференцирующие блоки, триггеры, элементы И, элементы ИЛИ и блок задержки, включенные между входной шиной информации и выходной шиной.

Недостаток известного устройства для формирования биимпульсного сигнала состоит в значительной сложности его конструкции.

Известно устройство для формирования биимпульсного сигнала, содержащее первый триггер, подключенный прямым выходом к первому входу первого сумматора по модулю два, второй триггер, второй сумматор по модулю два, входную шину информации, входную шину тактового сигнала, входную шину циклового сигнала и выходную шину.

Недостаток подобного устройства для формирования биимпульсного сигнала состоит в значительном уровне излучения в окружающую среду. Оно не позволяет также обеспечить достаточно высокую точность формирования согласованного биимпульсного сигнала. Кроме того, известное устройство для получения требуемого быстродействия нуждается в значительном потреблении энергии.

Цель изобретения уменьшение уровня излучения в окружающую среду.

Для этого в устройство для формирования биимпульсного сигнала, содержащее первый триггер, подключенный прямым выходом к первому входу первого сумматора по модулю два, второй триггер, второй сумматор по модулю два, входную шину информации, входную шину тактового сигнала, входную шину циклового сигнала и выходную шину, введены формирователь сигнала счетного преобразования, подключенный выходом к информационному входу первого триггера и соединенный информационным входом и тактовым входом соответственно с входной шиной информации и с входной шиной тактового сигнала, подключенной к первому входу второго сумматора по модулю два, соединенного с входом синхронизации второго триггера, который подсоединен информационным входом к выходу первого сумматора по модулю два и соединен выходом с выходной шиной и с вторым входом первого сумматора по модулю два, первый регистр, подсоединенный информационным входом к входной шине циклового сигнала, второй регистр, фильтр нижних частот и элемент НЕ, причем первый и второй регистры подключены выходами к другим информационным входам формирователя сигнала счетного преобразования и подсоединены тактовыми входами к входной шине тактового сигнала, соединенной через фильтр нижних частот с вторым входом второго сумматора по модулю два, выход которого подсоединен через элемент НЕ к входу синхронизации первого триггера, а информационный вход второго регистра соединен с входной шиной информации.

На фиг. 1 изображен один из возможных вариантов предлагаемого устройства для формирования биимпульсного сигнала; на фиг. 2 один из возможных вариантов его формирователя сигнала комбинаторной функции; на фиг. 3 временные диаграммы, характеризующие их работу.

Устройство содержит первый триггер 1, подключенный прямым выходом к первому входу первого сумматора 2 по модулю два, второй триггер 3, второй сумматор 4 по модулю два, входную шину 5 информации, входную шину 6 тактового сигнала, входную шину 7 циклового сигнала и выходную шину 8.

Устройство содержит также формирователь 9 сигнала комбинаторной функции, подключенный выходом к информационному входу первого триггера 1 и соединенный информационным входом и тактовым входом соответственно с входной шиной 5 информации и с входной шиной 6 тактового сигнала, первый и второй регистры 10 и 11, фильтр 12 нижних частот и элемент НЕ 13. Входная шина 6 тактового сигнала подключена к первому входу второго сумматора 4 по модулю два, соединенного выходом с входом синхронизации второго триггера 3. Второй триггер 3 подсоединен информационным входом к выходу сумматора 2 по модулю два и соединен прямым выходом с выходной шиной 8 и с вторым входом первого сумматора 2 по модулю два. Первый и второй регистры 10 и 11 подсоединены информационными входами соответственно к входной шине 7 циклового сигнала и к входной шине 5 информации. Выходы первого, второго и третьего разрядов первого регистра 10 и выходы первого и второго разрядов второго регистра 11 подключены к другим входам формирователя 9 сигнала комбинаторной функции. Тактовые входы первого и второго регистров 10 и 11 подсоединены к входной шине 6 тактового сигнала, соединенной через фильтр 12 нижних частот с вторым входом второго сумматора 4 по модулю два. Выход второго сумматора 4 по модулю два соединен через элемент НЕ 13 с входом синхронизации первого триггера 1.

Формирователь 9 сигнала комбинаторной функции предназначен для вырабатывания выходного сигнала в соответствии с математическим выражением Z а₃а₆а₇а₁ v а₅а₆аа₁ v v аа₁ v а v а₂аа₁, где а₁, а₂, а₃, а₄, а₅, а₆ и а₇ входные сигналы, представляющие собой тактовый сигнал, информационный сигнал и результаты временного сдвига сигнала информации и циклового сигнала; , , , и инверсионные значения соответственно входных сигналов а1, а₃, а₄, а₆ и а₇; v знак логического сложения.

Формирователь 9 сигнала комбинаторной функции, приведенный на фиг.2 только в качестве одного из возможных вариантов исполнения, содержит мультиплексоры 14, 15 и 16, элемент ИЛИ 17, элемент И-НЕ 18 и элемент НЕ 19. Первый адресный вход (А₀) мультиплексора 14 совпадает с входом формирователя 9 сигнала комбинаторной функции, соединенным с выходом первого разряда второго регистра 11 и подключенным к второму адресному входу (А₁) мультиплексора 15 и к первому адресному входу (А₀) мультиплексора 16. Второй адресный вход (А₁) мультиплексора 14, первый адресный вход (А₀) мультиплексора 15 и второй адресный вход (A₁) мультиплексора 16 совпадают с входами формирователя 9 сигнала комбинаторной функции, подсоединенными соответственно к выходу второго разряда второго регистра 11, к входной шине 5 информации и к выходу первого разряда первого регистра 10. Входы запрета (V) мультиплексоров 14 и 15 совпадают с входами формирователя 9 сигнала комбинаторной функции, соединенными соответственно с выходами третьего и второго разрядов первого регистра 10 и с входами элемента И-НЕ 18. Четвертый информационный вход (Х₄) мультиплексора 14, первый и второй информационные входы мультиплексора 15, второй информационный вход (Х₂) мультиплексора 16 и вход элемента НЕ 19 совпадают с входом формирователя 9 сигнала комбинаторной функции, соединенным с входной шиной 6 тактового сигнала. Выход элемента ИЛИ 17 совпадает с выходом формирователя 9 сигнала комбинаторной функции. Входы элемента ИЛИ 17 подсоединены к выходам мультиплексоров 14, 15 и 16. Первый информационный вход (Х₁) мультиплексора 14 и третьи информационные входы (Х₃) мультиплексоров 15 и 16 подсоединены к выходу элемента НЕ 19. Второй информационный вход (Х₂) мультиплексора 14 и четвертые информационные входы (Х₄) мультиплексоров 15 и 16 соединены с шиной 20 питания. Третий информационный вход (Х₃) мультиплексора 14 и первый информационный вход (Х₁) мультиплексора 16 подключены к общей шине 21.

Работа предлагаемого устройства для формирования биимпульсного сигнала происходит следующим образом.

Сигнал тактовой частоты с периодом Т, поступающий по входной шине 6 тактового сигнала (см.фиг.3,к), подается на первый вход второго сумматора 4 по модулю два непосредственно, а на второй вход через фильтр 12 нижних частот, создающий задержку на интервал времени, равный приблизительно Т/2. При каждом перебросе сигнала тактовой частоты второй сумматор 4 по модулю два вырабатывает положительные импульсы, образующие близкий к меандру сигнал удвоенной тактовой частоты (см. фиг. 3,л). Этот сигнал удвоенной тактовой частоты через элемент НЕ 13 поступает на вход синхронизации первого триггера 1, на информационный вход которого подается сигнал (см.фиг.3,м) с выхода формирователя 9 сигнала комбинаторной функции. Этот сигнал задерживается первым триггером 1 на Т/2 и подается на первый вход первого сумматора 2 по модулю два (см.фиг.3,н), который управляет счетным преобразованием удвоенной тактовой частоты, выполняемым посредством второго триггера 3. При этом сигнал удвоенной тактовой частоты поступает на вход синхронизации второго триггера с выхода второго сумматора 4 по модулю два, сигнал с выхода первого сумматора 2 по модулю два поступает на информационный вход второго триггера 3, а сигнал с прямого выхода второго триггера 3 подается на второй вход первого сумматора 2 по модулю два (см.фиг.3,п) и на выходную шину 8. Второй триггер 3 работает в счетном режиме, если сигнал на выходе формирователя 9 сигнала комбинаторной функции имеет уровень логической единицы, и в режиме триггера задержки, если сигнал на выходе формирователя 9 сигнала комбинаторной функции имеет уровень логического нуля.

В формирователе 9 сигнала комбинаторной функции на входы запрета мультиплексоров 14, 15 и 16 подаются соответственно сигналы с выхода третьего разряда первого регистра 10, с выхода второго разряда первого регистра 10 и с выхода элемента И-НЕ 18 (см.фиг.3,ж,е,и). Благодаря этому, а также благодаря такой структуре сигнала цикловой синхронизации, при которой он имеет вид одиночных нулевых посылок, разделенных сериями единичных посылок (например, периодически повторяющаяся комбинация 11111110), мультиплексоры 14, 15 и 16 работают строго поочередно, а именно мультиплексор 16 работает только в течение интервала времени, когда сигналы на выходах второго и третьего разрядов первого регистра 10 (см.фиг.3,е,ж) имеют значение логической единицы, мультиплексор 15 работает только в течение тактового интервала, когда сигнал на выходе второго разряда первого регистра 10 (см.фиг.3,е) имеет значение логического нуля, а мультиплексор 14 работает только в течение тактового интервала, когда сигнал на выходе третьего разряда первого регистра 10 (см.фиг.3,ж) имеет значение логического нуля.

На первый и второй адресные входы (А₀ и А₁) мультиплексора 16 подаются сигналы с выходов первого разряда соответственно второго и первого регистров 11 и 10 (см.фиг.3,б,д), а на первый, второй, третий и четвертый информационные входы (Х₁, Х₂, Х₃ и Х₄) мультиплексора 16 подаются соответственно уровень логического нуля (общая шина 21), сигнал тактовой частоты с входной шины 6 тактового сигнала (см.фиг.3,к), сигнал с выхода элемента НЕ 19 и уровень логической единицы (шина 20 питания). Работа мультиплексора 16 эквивалентна считыванию сигнала информации с выхода первого разряда второго регистра 11 (см.фиг.3,б) в первой половине тактового периода и считыванию циклового сигнала с выхода первого разряда первого регистра 10 во второй половине тактового периода.

На первый и второй адресные входы (А₀ и А₁) мультиплексора 15 подаются сигналы информации соответственно с входной шиной 5 информации (см.фиг.3,а) и с выхода первого разряда второго регистра 11 (см.фиг.3,б), а на первый, второй, третий и четвертый информационные входы (Х₁, Х₂, Х₃ и Х₄) мультиплексора 15 подаются соответственно сигнал тактовой частоты (см.фиг.3,к), сигнал с выхода элемента НЕ 19 и уровень логической единицы. Благодаря этому на выходе мультиплексора 15 в течение одного тактового периода образуются комбинации из двух сигналов равной длительности, каждая из которых соответствует одной из адресных комбинаций, а именно адресной комбинации "00" соответствует выходная комбинация "10", адресной комбинации "01" выходная комбинация "10", адресной комбинации "10" выходная комбинация "01" и адресной комбинации "11" выходная комбинация "11".

На первый и второй адресные входы (А₀ и А₁) мультиплексора 14 подаются сигналы информации соответственно с выходов первого и второго разрядов второго регистра 11 (см. фиг.3,б,в), а на первый, второй, третий и четвертый информационные входы (Х₁, Х₂, Х₃ и Х₄) подаются соответственно сигнал с выхода элемента НЕ 19, уровень логической единицы, уровень логического нуля и сигнал тактовой частоты (см.фиг.3,к). Благодаря этому на выходе мультиплексора 14 образуются комбинации двух символов равной длительности, каждая из которых соответствует одной из адресных комбинаций, причем адресным комбинациям "00", "01", "00" и "10" соответствуют выходные комбинации "01", "11", "00" и "10".

Выходные сигналы трех мультиплексоров объединяются в элементе ИЛИ 17, на выходе которого образуется выходной сигнал управления сигналом счетного преобразования.

На выходе триггера 3 образуется двоичный сбалансированный биимпульсный сигнал, в котором не имеет места накопление преобладания посылок того или иного вида при передаче нулевых посылок циклового сигнала (см.фиг.3,г).

Это обеспечивается формированием в трехтактовых интервалах, считая тот, в котором передается нулевая посылка циклового сигнала (тактовые интервалы N 7, 10, 13, 16 на фиг. 3), комбинаций, содержащих одинаковое количество, т.е. по 3, символов логического нуля и единицы. Эти тактовые интервалы отмечены стрелками на фиг.3. В каждом из остальных тактовых интервалов длительностью Т содержится по одному символу того и другого вида.

Первый и второй регистры 10 и 11 могут быть выполнены на микросхемах типа 561ИР2, первый и второй триггеры 1 и 3 на микросхемах типа 561ТМ2, а сумматоры 2 и 4 по модулю два на микросхемах типа 561ЛП2.

Мультиплексоры 14, 15 и 16 могут быть выполнены на микросхемах типа 561КП1, а элементы НЕ 13 и 19 и элемент НЕ 18 на микросхемах типа 561ЛА7.

Технико-экономическая эффективность предлагаемого устройства связана с уменьшением уровня излучения в окружающую среду. Последнее при прочих равных условиях позволяет в значительной степени снизить стоимость использования устройства.

Формула изобретения

УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ БИИМПУЛЬСНОГО СИГНАЛА, содержащее первый триггер, подключенный прямым выходом к первому входу первого сумматора по модулю два, второй триггер, второй сумматор по модулю два, отличающееся тем, что введены формирователь сигнала комбинаторной функции, первый, второй регистры, фильтр нижних частот и элемент НЕ, причем выход фильтра нижних частот соединен с первым входом второго сумматора по модулю два, выход формирователя сигнала комбинаторной функции подключен к информационному входу первого триггера, вход синхронизации которого соединен с выходом элемента НЕ, вход которого и вход синхронизации второго триггера соединены с выходом второго сумматара по модулю два, второй вход которого, вход фильтра нижних частот, тактовые входы регистров и первый вход формирователя сигнала комбинаторной функции являются тактовым входом устройства, информационным входом которого являются второй вход формирователя сигнала комбинаторной функции и информационный вход второго регистра, первый и второй выходы которого соединены с третьим и четвертым входами формирователя сигнала комбинаторной функции, пятый, шестой, седьмой входы которого соединены с соответствующими выходами первого регистра, информационный вход которого является входом циклового сигнала устройства, выход первого сумматора по модулю два соединен с информационным входом второго триггера, выход которого соединен с вторым входом первого сумматора по модулю два и является выходом устройства.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3