Устройство для контроля считывания информации

Устройство для контроля считывания информации

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах ввода данных для определения заданного участка программы на перфоленте. Цель изобретения повышение достоверности функционирования устройства за счет обнаружения одиночных неисправностей в процессе функционирования устройства. Устройство содержит регистры 2,3 и 24, регистр 4 сдвига, переключатель 5 пуска, триггер 6, элементы ИЛИ 7 и 11, группу парафазных элементов И 8, элемент И 9, шифратор 10, блоки 12 и 14 сравнения, группу элементов И 13, парафазный элемент 15 неравнозначности, группу элементов 17 и 18 сравнения, элементы ИЛИ НЕ 19 и 20, элементы 16, 21 и 22 сравнения, группу элементов 23 задержки. Элементы 16, 17, 21 и 22 обеспечивают выявление одиночных неисправностей в процессе функционирования устройства. Регистр 24 обеспечивает выявление неисправностей типа const0 элементов 16, 17, 21 и 22. Повышение достоверности функционирования достигается за счет построения устройства на основе положений парафазной логики. В парафазной логике логическому нулю соответствует код <01>, а логической единице <10>. Состояния <00> и <11> являются запрещенными при работе устройства. 14 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах ввода данных для определения заданного участка программы на перфоленте.

Известно устройство для контроля считывания [1] содержащее узел считывания с информационных дорожек, узел считывания с синхродорожек, блок формирователей информационных сигналов, формирователь синхроимпульсов, кнопку сброса, узел фиксации блока, первый и второй элемент И, счетчик импульсов, дешифратор, второй, третий, четвертый и пятый элементы ИЛИ, генератор импульсов, схему сравнения, коммутатор и второй элемент И.

Недостатком этого устройства является низкая достоверность функционирования, т. е. неисправности элементов устройства типа const0 и const1 в процессе функционирования не обнаружатся.

Известно устройство для контроля считывания информации [2] содержащее контролируемые информационные входы, регистр контрольного слова, регистр информационного слова, первую схему сравнения, переключатель пуска, триггер, первый элемент ИЛИ, первую группу элементов И, элемент И, блок записи эталона, регистры, вторую схему сравнения, элемент НЕ, вторую группу элементов И, вход сброса устройства, шину ввода контрольного слова устройства, вход синхронизации устройства, группу элементов задержки, второй элемент ИЛИ, информационные выходы устройства.

Недостатком такого устройства является низкая достоверность функционирования, обусловленная тем, что в процессе функционирования устройства не обнаруживаются одиночные неисправности на выходах элементов. Исходя из этого устройство имеет низкую контролепригодность. В качестве одного из показателей контролепригодности используется коэффициент глубины поиска дефекта К_гп К_гп F/R, где R общее количество неисправностей заданного типа и класса в устройстве; F количество неисправностей заданного типа, обнаруживаемых в процессе функционального (или тестового) диагностирования устройства.

Для устройства функционального диагностирования К_гп 0.

Целью изобретения является повышение достоверности функционирования устройства, т.е. обнаружение одиночных неисправностей в процессе функционирования устройства.

Для этого устройство для контроля считывания информации, содержащее первый регистр, второй регистр, входы которого соединены с входами контрольного слова устройства, регистр сдвига, шифратор, первый и второй блоки сравнения, переключатель пуска, группу элементов задержки, триггер, первый и второй элементы ИЛИ, элемент И, первую группу элементов И, первые входы которых соединены с контролируемыми входами устройства, вторые входы с инверсным выходом триггера, а выходы с информационными выходами устройства, вход синхронизации устройства соединен с первым входом элемента И, второй вход которого соединен с прямым выходом триггера, а выход с входом синхронизации первого блока сравнения, информационные входы первой группы которого подключены к выходам шифратора, выход переключателя пуска подключен к входу установки в единичное состояние триггера, вход установки в нулевое состояние которого соединен с выходом первого элемента ИЛИ, вход сброса устройства соединен с первым входом первого элемента ИЛИ, с выходами сброса первого и второго регистров, регистра сдвига и шифратора, прямые и инверсные выходы разрядов первого регистра соединены с информационными входами второй группы первого блока сравнения, выход равенства которого подключен к разрешающему входу второго блока сравнения, а выход неравенства к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом неравенства второго блока сравнения, а выход с входом сдвига регистра сдвига, прямые и инверсные выходы разрядов которого соединены с информационными входами первой группы второго блока сравнения, информационные входы которого подключены к прямым и инверсным выходам разрядов второго регистра, выходы элементов задержки группы подключены к информационным входам регистра сдвига, содержит группу парафазных элементов И, первую и вторую группы элементов сравнения, первый и второй элементы ИЛИ-НЕ, парафазный элемент неравнозначности, первый, второй и третий элементы сравнения, третий регистр, причем контролируемые входы устройства соединены с первыми входами парафазных элементов И группы и к первым входам элементов сравнения первой группы, вторые входы которых подключены к прямому выходу первого разряда третьего регистра, а выходы к вторым входам парафазных элементов И группы, третьи и четвертые входы которых соединены соответственно с инверсным и прямым выходами триггера, прямые выходы с информационными входами первого регистра с входами группы элементов задержки и с первыми входами элементов сравнения второй группы, вторые входы которых подключены к инверсным выходам парафазных элементов И группы, а выходы являются соответствующими контрольными выходами устройства, первый и второй контрольные выходы второго блока сравнения соединены соответственно с первым и вторым входами первого элемента сравнения, разрешающий вход которого соединен с инверсным выходом третьего регистра, а выход с соответствующим контрольным выходом устройства, выходы неравенства первого и второго блоков сравнения подключены к первому и второму входам первого элемента ИЛИ-НЕ, выход которого соединен с первым входом парафазного элемента неравнозначности, второй вход которого подключен к выходу второго элемента ИЛИ, третий вход к выходу первого элемента ИЛИ, четвертый к выходу второго элемента ИЛИ-НЕ, а прямой и инверсный выход к первому и второму входам второго элемента сравнения, выход которого соединен с соответствующим контрольным выходом устройства, выход равенства второго блока сравнения соединен с вторым входом первого элемента ИЛИ и первым входом второго элемента ИЛИ-НЕ, второй вход которого подключен к входу сброса устройства, а третий к прямому выходу второго разряда третьего регистра, вход установки в ноль которого соединен с входом сброса устройства, информационные входы с входом самопроверки устройства, а инверсный выход с разрешающим входом третьего элемента сравнения, синхровход которого подключен к выходу элемента И, информационные входы к контрольным выходам второго блока сравнения, а выход к соответствующему выходу устройства.

Введенные элементы обеспечивают повышение достоверности функционирования устройства.

На фиг.1 представлена структурная схема устройства; на фиг.2 схема первого блока сравнения; на фиг.3 схема парафазного элемента неравнозначности; на фиг.4 схема парафазного элемента ИЛИ; на фиг.5 схема парафазного элемента И; на фиг.6 показан принцип записи и сдвига информации в устройстве; на фиг. 7-10 представлены таблицы функций неисправностей; на фиг.11 и 12 схемы элементов сравнения шифратора; на фиг.13 схема шифратора; на фиг.14 принцип распределения информации на перфоленте.

Устройство содержит (фиг.1) контролируемые входы 1, регистры 2, 3 и 24, регистр 4 сдвига, переключатель 5 пуска, триггер 6, элементы ИЛИ 7 и 11, группу парафазных элементов И 8, элемент И 9, шифратор 10, блоки 12 и 14 сравнения, группу элементов И 13, парафазный элемент 15 неравнозначности, элементы 16, 21 и 22 сравнения, группу элементов 17 и 18 сравнения, элементы ИЛИ-НЕ 19 и 20, группу элементов 23 задержки, вход 25 синхронизации устройства, информационный выход 26 устройства, вход 27 сброса устройства, вход 28 самопроверки устройства, управляющие выходы 29-31 регистра, контрольный выход 32 устройства, шину 33 ввода контрольного слова устройства.

Первый блок 12 сравнения (фиг.2) содержит группу парафазных элементов 34 неравнозначности, группу элементов ИЛИ 35, группу парафазных элементов ИЛИ 36, парафазные элементы ИЛИ 37 и 38, элементы И 39 и 40.

Парафазный элемент 34 неравнозначности содержит элементы И 41-44 и элементы ИЛИ 45 и 46 (фиг.3).

Парафазный элемент ИЛИ 37 содержит (фиг.4) элементы ИЛИ 47 и 51, элементы И 49 и 50 неравнозначности, элементы И 48, 52 и 53.

Парафазный элемент И 8 содержит (фиг.5) элементы И 54, 59 и 60, элементы ИЛИ 55 и 58, элементы 56 и 57 неравнозначности.

На фиг.6 показан принцип записи и сдвига информации в устройстве.

На фиг.7-10 представлены таблицы функций неисправностей.

Элемент 22 сравнения (фиг.11) содержит элементы И 61 и 64, элемент НЕ 62 и 63, элемент ИЛИ 65.

Элемент 21 сравнения (фиг.12) содержит элементы НЕ 66 и 67, элементы И 68 и 69, элемент ИЛИ 70, элемент НЕ 71.

Шифратор 10 (фиг.13) содержит элементы 72 коммутации, триггер 73.

На фиг.14 показано распределение информации на перфоленте.

Устройство работает следующим образом.

Сигнал "Сброс", поступающий на вход 27, устанавливает в исходное состояние триггера 6, первый регистр 2, второй регистр 3, регистр сдвига 4 и шифратор 10, т.е. на выходе шифратора устанавливается код маркера.

Сигналы с контрольного информационного входа 1 поступают через группу элементов И на выход 26 устройства.

Для определения заданного участка на перфоленте необходимо по шине 33 записать в регистр 3 код участка программы (паспорт), который необходимо определить. При этом подпрограммные записываются в четыре тетради регистра 3.

При включении переключателя 5 триггер перебросится в единичное состояние, в этом случае информация через группу элементов И 13 на выход устройства не проходит, а группа парафазных элементов И 8 и элемент И 9 подготавливаются к открытию.

Считанная информация с перфоленты поступает на контрольные информационные входы 1, а затем через группу парафазных элементов И 8 в регистр 2, при этом передним фронтом разряды регистра 2 приводятся в исходное состояние, запись производится по заднему фронту. Синхросигнал поступает на вход 25, а с него через элемент И 9 на разрешающий вход блока 14 сравнения, в нем проходит сравнение кода, поступающего с первого регистра 2, и кода маркера, поступающего с шифратора 10. Если они совпадают, то с прямого выхода блока 14 сравнения выдается сигнал, если не совпадают, то с инверсного выхода блока 14 сравнения.

Информация с прямых выходов группы парафазных элементов И 8 поступает через элементы 23 задержки на входы регистра 4 сдвига. Наличие сигнала на инверсном выходе блока 14 сравнения свидетельствует о том, что информация, записанная в регистре 2, и код с шифратора 10 не соответствуют. Этот сигнал проходит через элемент ИЛИ 11 на первый управляющий вход регистра 4 сдвига, который разбит на четыре триады. По этому сигналу происходит первоначальный сдвиг из триады в триаду.

Принцип записи и сдвига информации поясняется на фиг.6, где Z, Y, X, A, D двоичные числа. При поступлении пятого числа первое число списывается.

Блок 14 сравнения выдает сигнал с прямого выхода тогда, когда информация, записанная в первом регистре 2, совпадает с информацией, записанной в шифраторе 10 кода маски, что соответствует началу программы. В этом случае первый блок 12 сравнения сравнивает информацию, записанную в регистрах 2 и 4. Если она не совпадает, то с инверсного выхода выдается сигнал через элемент ИЛИ 11 на первый управляющий вход регистра 4 сдвига. Происходит процесс, аналогичный описанному. На прямом выходе блока 12 сравнения сигнал будет только тогда, когда информация, записанная во всех четырех триадах регистра 4 сдвига, совпадает с информацией во втором регистре 3 номера программы.

В этом случае с прямого выхода блока 12 сравнения поступает сигнал через элемент ИЛИ 7 на Р-вход триггера 6 и переводит его в исходное (нулевое) состояние, а также информация с входов 1 через группу элементов И 13 поступает на входы 26 устройства.

При непрерывном функционировании парафазных элементов, применяемых в структуре устройства, логическому нулю на их выходах соответствует код <0,1>, а единице <10>. Код <00> и <11> будет свидетельствовать о наличии неисправности в них.

При возникновении неисправностей в устройстве они обнаруживаются следующим образом.

1. При возникновении неисправности на выходе группы парафазных элементов И 8, т.е. при возникновении сигнала <00>,<11> с выхода элемента 17 сравнения на выход 32 контроля выдается сигнал "Отказ", соответствующий логической "1".

2. При возникновении неисправности на выходе шифратора 10 и первого регистра 2 на один из парафазных входов второго блока 14 сравнения подается сигнал блока <00> или <11>. Это приводит к тому, что на выходе одного из парафазных элементов 34 неравнозначности также появится сигнал <00>, который будет подан на парафазный вход одного из парафазных элементов ИЛИ 35 и вызовет на его выходе аналогичное сочетание и т.д. В результате на прямом и инверсном выходах блока 14 сравнения будет сформирован код<00> Это приведет к тому, что на выходе элемента 21 сравнения появится сигнал "Отказ", соответствующий логической "1".

Аналогичным образом работает первый блок 12 сравнения при возникновении неисправности на выходе регистра 4 сдвига и регистра 3.

3. При возникновении неисправности в блоке 12 сравнения на его выходе появляется код <11> или <00>, что фиксируется элементом 22 сравнения, т.е. на его выходе появляется сигнал, эквивалентный логической "1", что сигнализирует об отказе. Этот сигнал подается на контрольный выход 32 устройства.

В случае возникновения неисправности в блоке 14 сравнения она фиксируется аналогично.

4. При возникновении неисправности в одном из элементов 7, 19 11, 20 на один из входов парафазного элемента 15 неравнозначности будет подана запрещенная кодовая комбинация <00> или <11>. В результате этого на его выходе появится сигнал <00> следовательно, элемент 16 сравнения выдаст сигналы "Отказ" в виде логической "1" на шину контроля.

5. Неисправность парафазного элемента 15 неравнозначности выявляется элементом 16 сравнения.

6. При возникновении неисправности на выходе триггера 6 на второй вход первой группы парафазных элементов И 8 поступает код <00> или <11>. Следовательно, на выходе элементов И 8 будет сформирован код <00>, что вызывает появление "1" на выходе элемента 17 сравнения, сигнализирующего об отказе на выход 32.

7. При возникновении неисправности на выходе любого из группы элементов 18 сравнения, на первый вход парафазного элемента И 8 будет подан код <00>или <11>, в результате этого на его выходе будет сформирован код <00>, тогда на выходе элемента 17 сравнения появится сигнал, эквивалентный "1", который будет сигнализировать о наличии неисправности.

8. В случае возникновения неисправности типа const1 на выходе элемента И 9, то с его выхода логическая "1" будет подана на синхронизирующий вход элемента 21 сравнения до прихода первого синхроимпульса на вход 25 и записи информации в регистр 2. Следовательно, на прямом и инверсном контрольных выходах блока 14 сравнения будут сформированы логические "0". Тогда на выходе элемента 21 сравнения будет сформирован сигнал, эквивалентный логической "1", что будет свидетельствовать о наличии неисправности.

Неисправность const0 на выходе элемента И 9 приведет к тому, что на блок 14 сравнения не будет поступать разрешающий сигнал, следовательно, блок 14 сравнения не будет выполнять возложенные на него функции. Данная неисправность может быть обнаружена в режиме самопроверки путем подачи эталонного кода на вход 1 и ему соответствующего кода на шину для записи в регистр 3.

9. Неисправность const1 любого из элементов 21, 22, 16 и 17 сравнения в устройстве приведет к подаче на выход 32 контроля логической "1", сигнализирующей о наличии неисправности.

Таким образом, неопределенными неисправностями остаются только const0 на выходе элементов 21, 22, 16 и 17 сравнения. Они контролируются в режиме самодиагностирования.

Неисправности, выявляемые в процессе функционирования устройства, представлены в таблице на фиг. 7. Коэффициент глубины поиска дефекта К_гп при функциональном диагностировании равен 0,89.

Для выявления наличия неисправностей типа const0 в элементах 16, 17, 21 и 22 (фиг. 7) устройства, не обнаруживаемых в процессе функционирования, введен регистр 24.

С этой целью на вход 28 самопроверки поступает код, который записывается в регистр 24, который при исправном функционировании элементов 16, 17, 21 и 22 формирует на их контрольных точках сигнал, эквивалентный логической "1", а в случае наличия неисправности равный логическому "0". На входы 1 и 25 поступают воздействия в соответствии с рабочей программой. Это демонстрируется с помощью таблиц, представленных на фиг.8-10.

Парафазный элемент 15 неравнозначности выполняет в этом случае функцию свертки поступающей на его вход информации и при исправном функционировании на его выходе присутствует код <10>или <01> а при возникновении неисправности на выходе формируется код <00>или <11>.

Формула изобретения

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СЧИТЫВАНИЯ ИНФОРМАЦИИ, содержащее первый регистр, второй регистр, входы которого соединены с входами контрольного слова устройства, регистр сдвига, шифратор, первый и второй блоки сравнения, переключатель пуска, группу элементов задержки, триггер, первый и второй элементы ИЛИ, элемент И, первую группу элементов И, первые входы которых соединены с контролируемыми входами устройства, вторые входы с инверсным выходом триггера, а выходы с информационными выходами устройства, вход синхронизации устройства соединен с первым входом элемента И, второй вход которого соединен с прямым выходом триггера, а выход с входом синхронизации первого блока сравнения, информационные входы первой группы которого подключены к выходам шифратора, выход переключателя пуска подключен к входу установки в единичное состояние триггера, вход установки в нулевое состояние которого соединен с выходом первого элемента ИЛИ, вход сброса устройства соединен с первым входом первого элемента ИЛИ, с входом сброса первого и второго регистров, регистра сдвига и шифратора, прямые и инверсные выходы разрядов первого регистра соединены с информационными входами второй группы первого блока сравнения, выход равенства которого подключен к разрешающему входу второго блока сравнения, а выход неравенства к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом неравенства второго блока сравнения, а выход с входом сдвига регистра сдвига, прямые и инверсные выходы разрядов которого соединены с информационными входами первой группы второго блока сравнения, информационные входы второй группы которого подключены к прямым и инверсным выходам разрядов второго регистра, выходы элементов задержки группы подключены к информационным входам регистра сдвига, отличающееся тем, что, с целью повышения достоверности функционирования устройства, оно содержит группу парафазных элементов И, первую и вторую группы элементов сравнения, первый и второй элементы ИЛИ НЕ, парафазный элемент неравнозначности, первый, второй и третий элементы сравнения, третий регистр, причем контролируемые входы устройства соединены с первыми входами парафазных элементов И группы и к первым входам элементов сравнения первой группы, вторые входы которых подключены к прямому выходу первого разряда третьего регистра, а выходы к вторым входам парафазных элементов И группы, третьи и четвертые входы которых соединены соответственно с инверсным и прямым выходам триггера, прямые выходы с информационными входами первого регистра, с входами группы элементов задержки и с первыми входами элементов сравнения второй группы, вторые входы которых подключены к инверсным выходам парафазных элементов И группы, а выходы являются соответствующими контрольными выходами устройства, первый и второй контрольные выходы второго блока сравнения соединены соответственно с первым и вторым входами первого элемента сравнения, разрешающий вход которого соединен с инверсным выходом третьего регистра, а выход с соответствующим контрольным выходом устройства, выходы неравенства первого и второго блоков сравнения подключены к первому и второму входам первого элемента ИЛИ НЕ, выход которого соединен с первым входом парафазного элемента неравнозначности, второй вход которого подключен к выходу второго элемента ИЛИ, третий вход к выходу первого элемента ИЛИ, четвертый вход к выходу второго элемента ИЛИ/НЕ, а прямой и инверсный выходы к первому и второму входам второго элемента сравнения, выход которого соединен с соответствующим выходом устройства, выход равенства второго блока сравнения соединен с вторым входом первого элемента ИЛИ и первым входом второго элемента ИЛИ/НЕ, второй вход которого подключен к входу сброса устройства, а третий к прямому выходу второго разряда третьего регистра, вход установки в "0" которого соединен с входом сброса устройства, информационные входы с входом самопроверки устройства, а инверсный выход с разрешающим входом третьего элемента сравнения, синхровход которого подключен к выходу элемента И, информационные входы к контрольным выходам второго блока сравнения, а выход к соответствующему контрольному выходу устройства.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8, Рисунок 9, Рисунок 10, Рисунок 11, Рисунок 12, Рисунок 13, Рисунок 14