Устройство для распознавания изображения объекта

Устройство для распознавания изображения объекта

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для распознавания объекта и определения его угловой ориентации и координат. Обеспечение инвариантного распознавания с возможностью определения параметров сдвига и поворота на изображении достигается введением в устройство датчика видеосигнала, блока преобразования X₀, блока управления, блока формирования информационных и синхронизирующих сигналов, блоков циклического сдвига, блоков сравнения и блока памяти эталонов. 22 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано для распознавания объекта и определения его угловой ориентации и координат.

Известны устройства, осуществляющие автоматическое распознавание объектов по их изображениям, содержащие блок проецирования изображения, фотоэлектрический преобразователь, первый и второй блоки коммутации, генератор импульсов, блок счетчиков, блок функционального преобразования, блок вычисления инвариантов, первый и второй блоки памяти, блок классификации.

Недостатками этого устройства являются снижение достоверности распознавания при наличии шумов на изображении, неинвариантность распознавания к сдвигу объекта на изображении, а также невозможность определения параметров аффинных преобразований изображения объекта.

Поскольку в общем случае объект на распознаваемом изображении не находится в центре, для обеспечения достоверности распознавания необходимо, чтобы признаки, используемые при распознавании, были инвариантными к аффинным преобразованиям сдвига. Признаки, используемые для распознавания в устройстве-прототипе, таким свойством не обладают. Кроме того, в устройстве-прототипе не предусмотрена возможность определения местоположения объекта в плоскости изображения.

Целью изобретения является расширение функциональных возможностей, а именно обеспечение инвариантного распознавания с возможностью определения параметров сдвига и поворота на изображении.

На фиг. 1 изображена схема устройства для распознавания изображения объекта; на фиг. 2 совмещенная структурная схема датчика видеосигнала и блока преобразования Х₀; на фиг. 3 структурная схема блока управления; на фиг. 4 структурная схема блока преобразования и синхронизации; на фиг. 5 структурная схема первого коммутатора; на фиг. 6 структурная схема спектроанализатора; на фиг. 7 структурная схема блока вычисления инвариантов; на фиг. 8 структурная схема второго коммутатора; на фиг. 9 функциональная схема блока памяти; на фиг. 10 структурная схема классификатора; на фиг. 11 структурная схема блока промежуточной памяти; на фиг. 12 структурная схема блока эталонов; на фиг. 13 структурная схема дополнительного блока циклического сдвига; на фиг. 14 структурная схема буферной матрицы подблока дополнительного блока циклического сдвига; на фиг. 15 структурная схема блока выполнения сдвига-подблока дополнительного блока циклического сдвига; на фиг. 16 структурная схема блока вычисления адресов-подблока дополнительного блока циклического сдвига; на фиг. 17 структурная схема блока вычисления сдвигов-подблока дополнительного блока циклического сдвига; на фиг. 18 структурная схема дополнительного блока сравнения; на фиг. 19 структурная схема блока циклического сдвига; на фиг. 20 структурная схема буферной матрицы-подблока блока циклического сдвига; на фиг. 21 структурная схема блока сравнения; на фиг. 22 временные диаграммы, поясняющие принцип действия устройства.

На фиг. 1, 3-5, 7-21 двойные соединительные линии означают многоканальные электрические связи. Одинарные соединительные линии на фиг. 1-21 означают одноканальные электрические связи. На фиг. 2 двойные соединительные линии означают оптическую связь, пунктирные линии механическую связь. На чертежах обозначение в виде числа с подстрочным индексом используется для указания входов и выходов блоков. Номер блока задается числом, а номер входа или выхода подстрочным индексом.

Устройство для распознавания изображения объекта включает в себя датчик 1 видеосигнала, блок 2 преобразования Х₀, блок 3 управления, блок 4 формирования информационных и синхронизирующих сигналов, первый коммутатор 5, спектроанализатор 6, блок 7 вычисления инвариантов, второй коммутатор 8, блок 9 памяти, классификатор 10, блок 11 промежуточной памяти, блок 12 эталонов, дополнительный блок 13 циклического сдвига, блок 16 сравнения.

Датчик 1 видеосигнала предназначен для проецирования изображения объектов на вход устройства и формирования видеосигнала, который подается на второй информационный вход блока 2 преобразования Х₀.

Блок 2 предназначен для выделения контура входного изображения и вычисления его преобразования Х₀. Блок 2 содержит формирователь 17 оптического пучка считывания, блок 18 воспроизведения изображения, блок 19 выделения контура изображения, коллиматор 20, блок 21 поворота изображения, оптический затвор 22, фотопреобразователь 23, блок 24 памяти параметров Х₀, электропровод 25, блок 26 инициализации, генератор 27 тактовых импульсов, счетчик-делитель 28, логический блок 29, элемент 30 совпадения, формирователи 31 и 32 фазовых импульсов. Блоки 2 и 3 могут быть объединены (см. фиг. 2).

Блоки 1 и 2 имеют (см. фиг. 2) оптический вход 2₁, вход инициализации 2₂ и управляющий вход 2₃, а также четыре выхода: информационный 2₄, тактовый 2₅ и два управляющих 2₆ и 2₇.

Блоки 1 и 2 реализуются так же, как и соответствующие блоки прототипа.

Блок 3 управления предназначен для формирования сигнала, инициализирующего работу устройства, а также для выдачи порогового сигнала в блок 4. В блок 3 (фиг. 3) входят блок 33 опорного напряжения и формирователь 34 импульса. В начале работы устройства (при включении выключателя S₁) напряжение U_пит питания поступает в блок опорного напряжения, и на выходе этого блока появляется опорное напряжение, которое подается на третий управляющий выход блока 3 (величина опорного напряжения подбирается заранее и устанавливается изменением электрических параметров элементов блока 33). Кроме того, положительный перепад напряжения, который образуется после включения S₁, подается в формирователь импульса 34, обеспечивая возникновение импульса на его выходе. Этот импульс поступает на выход 3₂ инициализации блока управления. Управляющий выход 3₁ соединен с первым управляющим входом 4₂блока 4, а инициализирующий выход 3₂ с входом инициализации 2₂ блока 2.

Блок 33 может быть реализован по известным схемам.

Блок 4 предназначен для преобразования информации, поступающей в последовательной форме с информационного выхода 2₄ блока 2, в параллельную форму. Кроме того, в блоке 4 производится пороговая обработка параметров Х₀, а также формирование сигналов, обеспечивающих синхронизацию работы блока 2 и остальных блоков устройства.

Блок 4 состоит из аналоговых ключа 35 и компаратора 36, ПЗС-регистра 37 с последовательным входом и параллельным выходом, формирователя фазовых импульсов (ФФИ) 38, двух счетчиков 39 и 44, двух RS-триггеров 40 и 43, двух элементов И 41 и 42. Блок 4 имеет информационный вход 4₁, четыре управляющих входа 4₂-4₅ и тактовый вход 4₆, а также восемь выходов: информационный 4₇, пять управляющих 4₈, 4₉, 4₁₀, 4₁₃, 4₁₄ и два тактовых 4₁₁ и 4₁₂.

Аналоговый ключ 35 открывается и пропускает информационный сигнал с входа 4₁ в ПЗС-регистр 37 только в том случае, если его величина превосходит пороговое значение, установленное на управляющем выходе 3₁, блока управления. Этот опорный сигнал поступает через вход 4₂ в компаратор 36, где сравнивается с информационным сигналов. Выходной сигнал компаратора 36 управляет ключом 35.

С выхода ключа 35 зарядовые пакеты поступают на последовательный вход ПЭС-регистра 37 и, под действием фазовых импульсов ФФИ 38, перемещаются в нем. После заполнения регистра 37 информация с него параллельно считывается через информационный выход 4₇, причем сигнал на считывание поступает с управляющего входа 4₄.

Счетчик 39 вырабатывает на своем выходе импульс после поступления (3N + 1)-го импульса на его вход (N размерность матрицы 26 параметров Х₀ по координате ). Счетчик 44 имеет коэффициент пересчета, равный (3N + 1), где N число коэффициентов квадратурного спектра по координате.

Первый коммутатор 5 предназначен для подключения к информационному выходу сигналов от одного из входов в зависимости от управляющего сигнала. Блок 5 (фиг. 5) состоит из N_m элементов электронной коммутации 45, где N_m максимальная размерность коммутируемого многоканального электрического сигнала. Управляющий сигнал (логический "0" или "1") с управляющего входа 5₁ производит переключение ячеек 45 таким образом, что на информационный выход 5₄ проходит сигнал с одного из информационных входов (5₂ или 5₃). Элементы 45 электронной коммутации могут быть реализованы по известной схеме.

Спектроанализатор 6 предназначен для выполнения модифицированного преобразования Уолша-Адамара (МПУА) над поступающими на его вход секторами-столбцами информационных сигналов с пятого выхода первого коммутатора. Схема блока 6 для восьмиканального входного сигнала может быть реализована, как показано на фиг. 6. Все элементы 46, входящие в спектроанализатор, могут быть реализованы на основе операционных усилителей. Блок 6 имеет информационные вход 6₁ и выход 6₂. Принцип работы спектроанализатора полностью соответствует принципу работы аналогичного блока устройства-прототипа.

Блок 7 вычисления инвариантов предназначен для вычисления признаков, инвариантных к циклическому сдвигу входной последовательности сигналов. Поскольку, как будет показано ниже, аффинные преобразования сдвига и поворота изображения могут быть сведены к циклическому сдвигу преобразования Х₀ распознаваемого изображения по координатам и соответственно, то получаемые признаки будут инварианты к сдвигу и повороту исходного изображения.

Блок 7 содержит элемент ИЛИ 47, (n 2) удвоителя 48 частоты, два квадратора 49, (n 1) блоков 50 погруппового вычисления инвариантных признаков. Блок 7 имеет два тактовых входа 7₁ и 7₂, а также информационные вход 7_х и выход 7₄. Принцип работы блока 7 соответствует принципу работы аналогичного блока прототипа с той лишь разницей, что в данном случае тактовые сигналы могут поступать либо с входа 7₁ либо 7₂, а не с одного тактового входа, как это сделано в прототипе.

Второй коммутатор 8 предназначен для пересылки поступающего на его вход многоканального информационного сигнала на один из информационных выходов, в зависимости от управляющего сигнала. Блок 8 состоит из N_mэлементов электронной коммутации 51 и имеет управляющий вход 8₁, информационный вход 8₂ и два информационных выхода 8₃ и 8₄. По принципу действия блок 8 полностью совпадает с принципом действия блока 5, но поменяны местами информационные входы и выходы.

Блок 9 памяти предназначен для запоминания (N /2 + 1) (N /2 + 1) инвариантных признаков изображения распознаваемого объекта (где N размерность матрицы параметров Х₀ по координате ).

Блок 9 содержит формирователь 52 фазовых импульсов, (N /2 + 1) трехтактных сдвиговых регистров 53, (N /2 + 1) затворов на МДП-транзисторах 54. Блок 9 имеет управляющий вход 9₁, тактовый вход 9₂, информационные вход 9₃ и выход 9₄. Принцип работы блока 9 полностью соответствует принципу работы аналогичного блока устройства-прототипа.

Классификатор 10 предназначен для определения принадлежности распознаваемого изображения объекта одному из заданных классов. Классификатор 10 состоит из блоков 55 параметров i-го класса, L сумматоров 56, управляемого коммутатора 57, блока 58 ячеек памяти, детектора 59 максимума, ячейки ИЛИ 60, блока 61 задания параметров классов, генератора 62 линейного напряжения со сбросом, информационные вход 10₁, выход 10₃ и управляющий вход 10₂. Принцип работы классификатора 10 полностью соответствует принципу работы аналогичного блока устройства-прототипа.

Блок 11 промежуточной памяти предназначен для запоминания (N (N/2 + 1) признаков распознаваемого изображения, инвариантных к аффинным преобразованиям сдвига. Эти признаки получаются после вычисления спектральных коэффициентов по координате матрицы блока промежуточной памяти производится в направлении, перпендикулярном направлению записи. Другими словами, блок 11 осуществляет транспортирование промежуточной матрицы спектральных коэффициентов. Блок 11 состоит из (N (N /2 + 1) элементов аналоговой памяти ПЗС-структурах 63, N схем 64 считывания зарядовых пакетов, дифференцирующей ячейки 65, элемента ИЛИ 66, формирователя 67 фазовых импульсов, элемента 68 электронной коммутации.

Блок 11 имеет информационный вход 11₁, первый и второй синхронизирующие входы 11₂ и 11₃, управляющий вход 11₄ и информационный выход 11₅. Принцип работы блока 11 промежуточной памяти соответствует принципу pаботы второго блока памяти устройства-аналога.

Блок 12 эталонов предназначен для хранения столбцов эталонных матриц параметров Х₀ изображений каждого класса, которые не имеют искажений поворота и сдвига (для каждого класса хранится по 2 столбца эталонной матрицы), а также значения углов , соответствующих этим столбцам и тригонометрических функций sin и cos этих углов. Кроме того, для каждого класса хранится строка промежуточной матрицы спектральных коэффициентов (матрица получается после вычисления спектральных признаков по координате ), а также номер этой строки.

Блок 12 состоит из 4 формирователей 69 импульсов, 31 аналоговых ПЭМ-регистров 70-72, трех аналоговых ПЗС-регистров 73, 75 и 77, трех формирователей 74, 76 и 78 фазовых импульсов, элемента ИЛИ 79, формирователя 80 кода, шифратора 81, регистра 82, семи элементов ПЗУ 83-89. Блок 12 имеет первый и второй тактовые входы 12₁ и 12₂, информационный вход 12₃, инициализирующий вход 12₄, первый и второй входы 12₅ и 12₆ считывания, а также десять информационных выходов 12₇-12₁₆.

Формирователи 69 импульсов предназначены для преобразования положительного перепада, поступающего на их входы, в одиночный импульс. В каждом из L аналоговых ПЗИ-регистров 70 хранится строка промежуточной матрицы спектральных коэффициентов, полученной после выполнения МПУА по координате 2, ПЗИ-регистры 71 и 72 хранят по два столбца эталонных матриц параметров Х₀ каждого класса. Неразрушающее считывание информации из регистров 70-72 производится при подаче на их входы считывания импульсов с выхода блока 69. ПЗС-регистры 73, 75 и 77 выполняют роль выходных буферов при считывании информации из групп регистров 70, 71 и 72 соответственно. Ввод информации в регистры 73, 75 и 77 производится параллельно, а вывод последовательно. Формирователи 74, 76 и 78 фазовых импульсов вырабатывают последовательности импульсов, с помощью которых выводится информация, записанная в регистрах 73, 75 и 77 соответственно. Ячейка ИЛИ 79 пропускает на выход импульс с одного из формирователей 69, чтобы на выходе формирователя 80 кода получить набор сигналов для записи выходного кода шифратора 81 в регистр 82. Шифратор 81 формирует на выходе двоичный код номера класса распознаваемого изображения. При подаче импульса на вход 12₄ и в формирователе 80 вырабатывается код, обнуляющий регистр 82.

Элемент ПЗУ 83 используется для хранения номера строки эталонной промежуточной матрицы каждого класса (сама строка хранится в регистре 70, как было сказано выше). В элементе ПЗУ 84 хранится значение угла первого из столбцов эталонной матрицы параметров Х₀, а в элементах 88 и 89 значения тригонометрических функций этого угла. Двоичный код номера класса с выхода регистра 82 подается на адресные входы каждого из элементов ПЗУ; осуществляя дешифрацию адреса. Считывание информации из ячеек 83-89 производится по сигналам считывания, которые поступают с входов 12₅ и 12₆.

Дополнительный блок 13 циклического сдвига предназначен для извлечения двух заданных столбцов из матрицы параметров Х₀распознаваемого изображения, их циклического сдвига и подачи сдвинутых столбцов в первый блок 14 сравнения.

Перед описанием дополнительного блока 12 циклического сдвига сделаем некоторые пояснения. Общий принцип вычисления параметров аффинных искажений изображения основан на сравнении некоторой эталонной матрицы коэффициентов-признаков, соответствующей неиска- женному изображению, с матрицей коэффициентов распознаваемого изображения. Процедура сравнения выполняется для всех возможных матриц коэффициентов распознаваемого изображения, полученных из исходной матрицы циклическим сдвигом по одной из координат. Величина циклического сдвига, для которой результаты сравнения оказываются лучшими, используется для вычисления соответствующих параметров аффинных искажений.

В каждом цикле процедуры сравнения приходится вычислять модуль разности (либо другую метрику) для всех соответствующих элементов исходной и эталонной матрицы, а затем суммировать все значения этих разностей. Это довольно громоздкая в вычислительном плане процедура, поэтому в заявляемом устройстве для сравнения используются не все элементы матриц, а лишь по одной строке для каждой матрицы. Действительно, если всякий раз извлекать из матриц для сравнения строки, имеющие достаточно большую глубину модуляции коэффициентов, то результаты сравнения не будут отличаться от случая использования всех элементов матриц, а вычислительные затраты значительно уменьшатся. Поскольку эталонная матрица коэффициентов известна заранее, то заранее выбирается необходимая строка и в ПЗУ запоминается ее адрес (каждому классу будет соответствовать свой номер строки). Перед началом процедуры сравнения (а классификация к этому времени уже произведена), из блока эталонов извлекается эталонная строка и ее адрес, по которому извлекается строка из матрицы коэффициентов распознаваемого изображения.

Поскольку при вычислении координат объекта необходимо определить два неизвестных (координаты х и y объекта на изображении), то для обеспечения однозначности результатов для сравнения используется не одна, а две строки матриц.

Аффинные преобразования поворота и сдвига изображения приводят к циклическому сдвигу его преобразования Х₀ по координатам и H х_сдy_сд( ) Н[ + , + +(х_сдcos + y_сдsin ), где расстояние по нормали от начала координат до линейного фрагмента изображения; угловое положение нормали относительно оси О_х; H, х_сдy_сд( ) преобразование Х₀ изображения, повернутого на угол и сдвинутого относительно начала координат на х_сд и y_сд; х_сд, y_сд параметры поворота и сдвига изображения; Н(.) преобразование Х₀ неискаженного изображения.

Таким образом, величина циклического сдвига по координате определяет поворот объекта в плоскости изображения, а циклический сдвиг по координате связан с координатами центра объекта соотношением _сд х_сд соs + y_сд sin .

Блок 13 состоит из четырех счетчиков 90, 100, 108 и 120, трех элементов ИЛИ 91, 102 и 114, буферной матрицы 92, трех формирователей 93, 94 и 101 фазовых импульсов, двух блоков 95 и 96 выполнения сдвига, элемента 97 задержки, блока 98 вычисления адресов, шести элементов И 99, 103, 107, 110, 113 и 119, четырех формирователей 104, 105, 115 и 116 импульсов, пяти RS-триггеров 106, 109, 111, 117 и 118, блока 112 вычисления сдвигов. Блок 13 имеет первый информационный вход 13₁, первый тактовый вход 13₂, управляющий вход 13₃, второй, третий и четвертый информационные выходы 13₄-13₆, второй тактовый вход 13₇, пятый, шестой, седьмой и восьмой информационные входы 13₈-13₁₁, первый тактовый выход 13₁₂, первый и второй информационные выходы 13₁₃ и 13₁₄, первый синхронизирующий выход 13₁₅, третий и четвертый информационные выходы 13₁₆ и 13₁₇, первый и второй управляющие выходы 13₂₀ и 13₂₁.

Счетчик-делитель 90 предназначен для деления поступающей на его вход последовательности импульсов с коэффициентом 3, поскольку сдвиг зарядовых пакетов в буферной матрице 92 осуществляется не по трехфазной, а по однофазной схеме. Элемент ИЛИ 91 пропускает на выход тактовые импульсы либо с первого тактового входа 13₂, либо с выхода счетчика 90. Эти тактовые импульсы используются для сдвига зарядовых пакетов в буферной матрице 92. Буферная матрица 92 предназначена для записи параметров преобразования Х₀ распознаваемого изображения, которые получаются при выполнении процедуры классификации, и последующем считывании двух столбцов этой матрицы по вычисленным адресам и их циклического сдвига для определения параметров сдвига распознаваемого изображения.

Буферная матрица 92 состоит из (N x х N) элементов аналоговой памяти на ПЗС-структурах 121, 2N схем 122 считывания зарядовых пакетов, формирователя фазовых импульсов 123, элемента электронной коммутации 124, 2N дифференцирующих ячеек 125 и 127, двух дешифраторов 126 и 128. Матрица 92 имеет информационный вход 92₁, синхронизирующий вход 92₂, управляющий вход 92₃, первый и второй адресные входы 92₄ и 92₅ и два информационных выхода 92₆ и 92₇.

В процессе выполнения процедуры распознавания, когда формируются матрица параметров Х₀ исходного изображения, вычисленные значения параметров Х₀ поступают не только в спектроанализатор 6, но и в дополнительный блок циклического сдвига 13 (сигнал идет с информационного выхода 4₇ блока 4). Параметры преобразования Х₀изображения через входы 13₁ и 92₁ поступают в параллельной форме в буферную матрицу 92, где заполняются в ячейках аналоговой памяти 121. Процессы записи и считывания информации аналогичны сходным процессам, протекающим в блоке 11 промежуточной памяти.

Всякий раз, когда выполняется операция вычисления параметров в сдвига распознаваемого изображения, из матрицы 92 считываются две различных строки. Адресация считываемых строк выполняется путем дешифрации информационных сигналов с входов 92₄ и 92₅ с использованием дешифраторов 126 и 128. Зарядовые пакеты выбранных строк считываются последовательно через выходы 92₆ и 92₇. Принцип работы остальных элементов блока 92 совпадает с принципом работы аналогичных элементов блока 11 промежуточной памяти. Дешифраторы 126 и 128 могут быть реализованы на основе ИМС серии К155ИД3 и др.

Формирователи 93 и 94 фазовых импульсов вырабатывают последовательности управляющих сигналов для перемещения зарядовых пакетов блока 92 в блоки 95 и 96. Блок 95 выполнения сдвига предназначен для реализации циклического сдвига введенной в него строки буферной матрицы 92. Блок 95 состоит из ПЗИ-регистра 129 с последовательным входом и параллельным выходом, ПЗС-регистра 130 с параллельным входом и последовательным выходом, ПЗС-регистра 132 с последовательными входом и выходом, двух аналоговых ключей 133 и 135, формирователя 134 фазовых импульсов, элемента ИЛИ 136, инвертора 137, трех элементов И 138, 140 и 142, двух счетчиков 139 и 146, элемента 141 задержки, двух формирователей 143 и 145 кода, мультиплексора 144, RS-триггера 147 и сумматора 148. Блок 95 имеет вход 95₁ считывания, первый тактовый вход 95₂, первый информационный вход 95₃, второй тактовый вход 95₄, первый и второй входы синхронизации 95₅ и 95₆, управляющий вход 95₇, третий тактовый вход 95₈, второй информационный вход 95₉, а также информационный выход 95₁₀ и управляющий выход 95₁₁.

Зарядовые пакеты вводятся в ПХИ-регистр 129 через вход 95 последовательно. Фазовые импульсы, управляющие процессом ввода, поступают через вход 95₂. Сигнал неразрушающего считывания подводится через вход 95₁. Считывание информации из регистра 129 в регистр 130 производится в параллельной форме. Вывод зарядовых пакетов из регистра 130 в регистр 132 осуществляется под действием фазовых импульсов со входа 95₄. Ввод зарядовых пакетов в регистр 132, производится через сумматор 131 под действием фазовых импульсов, вырабатываемых формирователем 134. Состояние аналоговых ключей 133 и 135 определяет действие, которое будет производиться: циклический сдвиг элементов регистра 132, либо последовательный вывод зарядовых пакетов через выход 95₁₀. Счетчик-делитель 139 осуществляет деление исходной последовательности импульсов с коэффициентом 3. В элементе 141 производится задержка входного импульса на время, необходимое для выполнения операции суммирования в сумматоре 148. Формирователи кода 143 и 145 генерируют набор сигналов, обеспечивающих требуемый режим работы мультиплексора 144 и счетчика 146. Структура этих формирователей не приводится, так как она зависит от типа применяемых в элементах 144, 146 микросхем.

Мультиплексор 144, в зависимости от управляющего кода, формируемого элементом 143, пропускает на выход код вычисленного значения сдвига со входа 95₉, либо с выхода сумматора 148 (если поступающее значение кода со входа 95₉ отрицательно). Сумматор 146 может работать в двух режимах: 1) запись кода сдвига с выхода мультиплексора 144, 2) уменьшения на "1" состояния сумматора при сдвиге на 1 элемент зарядовых пакетов в регистре 132. Соответствующий режим устанавливается формирователем 145.

В качестве элемента 129 может быть использован ПЗИ-регистр, аналогичный элементу 70, в качестве ПЭС-регистров 130 и 132 известные схемы, аналоговые ключи 133 и 135 аналогичны элементу 35, формирователь 134 элементу 38, а счетчик 139 элементу 39. Мультиплексор 144 можно реализовать на основе ИМС типа К155КП7, счетчик 146 на основе К155ИЕ7, сумматор 148 на основе ИМС типа К155ИМ3.

Блок 96 идентичен блоку 95. Элемент 97 задержки предназначен для задержки поступающего на его вход импульса на время, необходимое для вычисления адресов считываемых из матрицы 92 строк. Это вычисление производится в блоке 98 вычисления адресов. Адрес, по которому считывается строка матрицы 92, определяется значениями адресов углов ₁и ₂, которые записаны в ПЗУ 85 и 88 блока 12 эталонов (для каждого класса это будут свои значения), а также значением угла поворота изображения. Наличие поворота на угол приводит к появлению циклического сдвига матрицы параметров Х₀ по координате на величину , поэтому для возвращения матрицы параметров Х₀ в эталонное положение необходимо провести ее циклический сдвиг по координате на величину или, что эквивалентно, считывать строки не по адресам ₁ и ₂, а ₁ и ₂ соответственно. Вычисление действительных значений адресов производится в блоке 98.

Блок 98 вычисления адресов состоит из двух цифровых компараторов 149 и 154, двух арифметико-логических устройств (АЛУ) 150 и 155, двух цифровых сумматоров 152 и 156, двух формирователей 152 и 157 кода, двух мультиплексоров 153 и 158. Блок 98 имеет три информационных входа 98₁, 98₂ и 98₃ и два информационных выхода 98₄ и 98₅.

В компараторах 149 и 154 производится сравнение значения угла поворота изображения, поступающего с входа 98₁, со значением угла ₁, поступающего с входа 98₂. Если ₁ то формирователь 152 кода подает на мультиплексор 153 код, обеспечивающий пропускание через него значения ₁, а, если ₁ < , то через мультиплексор пропускается код (₁ + _max), получаемый в сумматоре 151. Это делается для того, чтобы получаемое действительное значение адреса всегда было неотрицательным. В АЛУ 150 производится вычитание кода угла поворота изображения из выходного кода мультиплексора 153. Элементы 154-158 выполняют те же функции, но для угла ₂.

Компараторы 149 и 154 могут быть реализованы на основе ИМС типа К555СП1, АЛУ 150, 155 на основе ИМС К155ИП3, сумматоры 151 и 156 аналогичны элементу 148, мультиплексоры 153 и 158 элементу 144.

Счетчик 100 имеет коэффициент пересчета (3 N + 1), ФФИ 101 вырабатывает трехфазные последовательности импульсов для управления аналоговыми регистрами блоков 95 и 96. Счетчик 108 аналогичен 100.

Блок 112 вычисления сдвигов предназначен для вычисления текущих значений циклических сдвигов элементов в ПЭС-регистрах блоков 95 и 96.

В состав блока 112 входят четыре счетчика-делителя 159, 162, 166 и 169, четыре умножителя 160, 164, 167 и 171, элемент 161 задержки, два Т-триггера 163 и 170 и два сумматора 165 и 168. Блок 112 имеет первый и второй информационные входы 112₁ и 112₂, счетный вход 112₃, третий и четвертый информационные входы 112₄ и 112₅, первый cинхронизирующий выход 112₆, первый, второй, третий и четвертый информационные выходы 112₇-112₁₀, второй синхронизирующий выход 112₁₁.

Счетчик 159 изменяет свое состояние на "1" при всяком поступлении импульса со счетного входа 112₃. При этом на выходе счетчика 159 появляется параллельный код, отображающий состояние счетчика. Элемент 161 осуществляет задержку синхронизирующего импульса на время, необходимое для проведения вычислений в блоке 112. Счетчик-делитель 162 имеет два выхода, на которых появляются импульсы после счета N N и 2 N входных импульсов соответственно. Использование комбинации элементов 159, 162, 163 дает возможность произвести последовательный перебор значений координаты х в диапазоне [- x_max|x_max| Триггер 163 используется для формирования знакового разряда. Состояние Т-триггера 163 изменяется на противоположное при каждом поступлении импульса на его вход. Умножитель 164 и сумматор 165 производят соответственно умножение и суммирование параллельных кодов, поступающих на их входы. Элементы 166-171 выполняют те же функции, что и элементы 159-165. Счетчики 159, 162, 166 и 169 аналогичны элементу 110, умножители 160, 164, 167 и 171 могут быть реализованы на основе ИМС типа К531ИК1П, К531ИК2П и др. Элемент 161 задержки аналогичен элементу 141. Сумматоры 165 и 168 аналогичны элементу 148.

Формирователи 115 и 116 импульсов осуществляют преобразование поступающего на их вход положительного перепада в импульс положительной полярности. Счетчик 120 аналогичен счетчику 100.

Дополнительный блок 14 сравнения предназначен для сравнения двух строк матрицы преобразования Х₀ распознаваемого изображения с соответствующими строками эталонной матрицы преобразования Х₀ выбранного класса. Это дает возможность вычислить параметры сдвига распознаваемого изображения.

Дополнительный блок 14 сравнения состоит из двух ФФИ 172 и 177, двух ПЗИ-регистров 173 и 174 с последовательным входом и параллельным выходом, двух ПЗС-регистров 175 и 176, двух аналоговых сумматоров-вычитателей 178 и 180, двух устройств 179 и 181 вычисления модуля, аналогового интегратора 182, элемента 183 задержки, блока 184 начальной установки, двух аналоговых ключей 185 и 188, аналогового регистра 186, аналогового компаратора 188, элемента ИЛИ 189, формирователя 190 импульсов, двух цифровых регистров 191 и 192. Блок 14 имеет первый 14₁ и второй 14₅ тактовые входы, первый 14₂ и второй 14₃информационные входы, первый управляющий вход 14₄, третий 14₆ и четвертый 14₇ информационные входы, второй 14₈ и третий 14₉ управляющие входы, пятый 14₁₀ и шестой 14₁₁ информационные входы, первый 14₁₂ и второй 14₁₃ информационные выходы.

Принцип действия блока 14 почти полностью совпадает с принципом действия блока сравнения устройства-прототипа с той лишь разницей, что в процессе сравнения участвует не одна, а две строки матрицы параметров Х₀изображения. Ошибки, накапливаемые в каждом из каналов, суммируются.

Блок циклического сдвига 15 предназначен для извлечения заданной строки из промежуточной матрицы спектральных коэффициентов (которая получается после вычисления МПУА матрицы преобразования Х₀распознаваемого изображения по координате ), ее циклического сдвига и подачи сдвинутой строки в блок сравнения 16.

Блок 15 состоит из семи счетчиков 193, 206, 212, 215, 217, 220 и 228, четырех элементов ИЛИ 194, 198, 208 и 221, буферной матрицы 195, трех ФФИ 196, 200 и 204, ПЗИ-регистра 197 с последовательным входом и параллельным выходом, ПЭС-регистра 199 с параллельным входом и последовательным выходом, аналогового сумматора 201, ПЗС-регистра 202 с последовательными входом и выходом, двух аналоговых ключей 203 и 210, шести элементов И 205, 207, 214, 219, 221 и 227, инвертора 209, шести RS-триггеров 211, 213, 218, 224, 225 и 226, формирователя 216 кода, формирователя 223 импульсов. Блок 15 имеет первый 15₁ и второй 15₃информационные входы, первый 15₂ и второй 15₄ тактовые входы, управляющий вход 15₅, а также первый 15₆ и второй 15₁₁ тактовые выходы, первый 15₇ и второй 15₁₀ синхронизирующие выходы, первый 15₈ и второй 15₉ информационные выходы и управляющий выход 15₁₂.

Элементы 193 и 194 аналогичны элементам соответственно 90 и 91 дополнительного блока циклического сдвига 13. Принцип работы буферной матр