Измерительная информационная система для контроля электрических параметров

Измерительная информационная система для контроля электрических параметров

Реферат

 

Использование: для контроля электрических параметров. Сущность изобретения: система обеспечивает расширение функциональных возможностей и повышение быстродействия путем гибкого использования первого и второго запоминающих устройств блока прямого доступа в память ЭВМ как для формирования входных воздействий на тестируемое устройство и регистрации ответных откликов с его контрольных точек, назначаемых через адресные аналоговые коммутаторы первого и второго измерительных блоков 1 и 3 с блоками прямого доступа в память, для диагностики устройства в режиме "контроль", так и для синхронной регистрации в первом и втором блоках памяти в блоке прямого доступа в память информации контрольных точек проверяемого устройства, преобразуемой в цифровую форму первым и вторым аналого-цифровыми преобразователями 4,6 с целью контроля проверяемого устройства и локализации неисправностей в реальном масштабе времени непосредственно в рабочем режиме за счет совместного анализа информации из первого и второго блоков памяти. В системе обеспечено формирование контрольного аналогового сигнала с изменяющимися амплитудами и частотой на первом умножающем цифроаналоговом преобразователе 8, управляемом по информационному входу с выхода первого блока памяти, а по входу опорного напряжения с выхода второго цифроаналогового преобразователя 11, на который задается цифровой код амплитуды сигнала с блока прямого доступа в память. Изменение частоты сигнала осуществляется программно, путем изменения частоты следования импульсов опроса первого блока памяти. 2 з. п. ф-лы, 10 ил., 1 табл.

Изобретение относится к измерительной технике и может быть использовано для автоматического измерения электрических параметров.

Цель изобретения расширение функциональных возможностей и повышение быстродействия измерительной системы.

На фиг. 1 изображена функциональная схема измерительной информационной системы; на фиг.2 функциональная схема измерительного блока; на фиг.3 функциональная схема синхронизатора; на фиг.4 функциональная схема устройства прямого доступа в память; на фиг.5 функциональная схема блока управления и дешифрации адресов; на фиг. 6 структура тестируемого устройства; на фиг.7 временные диаграммы синхронизатора; на фиг.8 основной алгоритм работы измерительной информационной системы; на фиг.9 подпрограмма контроля тестируемого устройства в режиме "корнтроль"; на фиг.10 подпрограмма контроля тестируемого устройства в режиме "работа".

Измерительная информационная система (фиг.1) содержит первый и второй измерительный блоки 1 и 3, синхронизатор 2, первый и второй аналого-цифровые преобразователями (АЦП) 4 и 6, устройство 5 прямого доступа в память, таймер 7, первый и второй цифроаналоговые преобразователи (ЦАП) 8 и 11, формирователь 9 импульсов, блок 10 управления режимами.

Первый и второй измерительный блоки 1 и 3 (фиг.2) содержат первый аналоговый коммутатор 12, усилитель 13 с программируемым усилением 15, измерительный детектор 14, второй аналоговый коммутатор 15.

Синхронизатор 2 (фиг.3) содержит генератор 16 импульсов, первый и второй делители 17 и 28 частоты, коммутатор 19.

Устройство 5 прямого доступа в память (фиг.4) содержит первый и второй элементы И 20 и 28, первый и второй элементы ИЛИ 21 и 32, первый, второй и третий регистры 22, 30 и 35 данных, регистры параметров сигналов 23 и режимов 31, коммутатор 24, первый и второй блоки 25 и 33 адреса, регистр 26 команд и состояний устройства, блок 27 управления и дешифрации адресов, первый и второй блоки 29 и 34 памяти.

Блок 27 управления и дешифрации адресов (фиг.5) содержит блок 36 сравнения, формирователь 37 импульсов, блок 38 задания адреса, регистр 39 адреса обращения, элемент ИЛИ 40, регистр 41 выбора системы, элемент И 42, дешифратор 43 выбора регистра записи, дешифратор 44 выбора регистра считывания, элемент 45 задержки.

Обмен информацией осуществляется стандартными сигналами общей шины микроЭВМ "Электроника-50". Входные сигналы: "Признак выбора", "Признак запроса", "Признак обнуления", "Признак записи", "Признак чтения", выходной сигнал. "Признак ответа", двунаправленный сигнал информационный вход-выход. Выходные сигналы блока 27 с дешифратора 43 выбора регистра записи (вывод данных из ЭВМ) на регистр 23 параметров сигналов 46, регистр таймера 7 48, регистр 26 команд и состояний устройства 47, первый блок 25 адреса 49, регистр 31 режимов 50. Выходные сигналы дешифратора 44 выбора регистра считывания (ввод данных в ЭВМ) на первый регистр 22 данных и первый элемент ИЛИ 21, 51, регистр таймера 7 52, второй элемент ИЛИ 32 и третий регистр 35 данных 53, первый элемент ИЛИ 21 и второй регистр 30 данных 54.

Структура тестируемого устройства 55 (фиг.6) содержит входной коммутатор 56 рабочих и контрольных сигналов, первый и второй и последний функциональные элементы 57, 58 и 59 соответственно.

П р и м е р конкретного выполнения.

Первый и второй измерительный блоки 1 и 3 имеют одинаковую структуру. Первый аналоговый коммутатор 12 представляет собой аналоговый коммутатор с адресным управлением. Он выполнен, например, на микросхеме 590ЕН6. В соответствии с цифровым кодом номера информационного входа, задаваемым на адресный вход коммутатора 12, производится выборка номера соответствующего информационного входа для передачи информации с этого входа на усилитель 13 с программируемым усилением. Измерительный детектор 14 является, например, измерителем эффективного (среднеквадратического) значения входного сигнала. Предусмотрена возможность подачи сигнала на вход АПЦ 4 в обход измерительного детектора 14 с помощью второго аналогового коммутатора 15, управляемого с устройства 5 прямого доступа в память. АЦП 4 и 6 осуществляют преобразование аналоговых сигналов в цифровые. Аналоговые сигналы подаются на информационные входы АЦП 4 и 6. Запуск АЦП 4 и 6 производится по синхровходам.

Период следования синхроимпульсов запуска АЦП 4 и 6 должен превышать интервал формирования информации на их выходах. В качестве АЦП могут использоваться стандартные АЦП с временем преобразования менее 1 мкс.

Синхронизатор 2 предназначен для формирования двух серий синхроимпульсов. Частота следования синхроимпульсов задается цифровыми параллельными кодами, подаваемыми на первый и второй делители 17 и 18 частоты с соответствующих выходов регистра 23 параметров сигналов устройства 5 прямого доступа в память. Делители 17 и 18 частоты выполнены, например, по схеме дробной части цифрового интегратора на микросхемах типа 133ИЕ8. Генератор импульсов формирует импульсы с частотой, например, 10 мГц. Предусмотрена возможность формирования на выходах синхронизатора 2 одной серии синхроимпульсов, формируемых вторым делителем 18 частоты путем переключения коммутатора 19.

В режиме "работа" синхроимпульсы с выхода второго делителя 18 частоты через коммутатор 19 поступают на выход первых синхроимпульсов. Этими синхроимпульсами обеспечивается одновременная синхронная выборка информации по двум информационным входам системы, например с входам и выхода первого функционального элемента 57 тестируемого устройства 55, и запись ее в течение определенного временного интервала контроля первого функционального элемента 57 в режиме "работа" в первый блок 29 памяти и второй блок 34 памяти. На фиг. 7 приведены временные диаграммы, где U₁ материал записи информации в первый блок 29 памяти и второй блок 34 памяти; U₂ и U₃ соответственно выходы первого элемента И 20 и второго элемента И 28.

Соответствующая пачка синхроимпульсов формируется и при записи информации во второй блок 34 памяти с второго информационного входа в режима "контроль". В это же время для опроса первого блока 29 памяти формируется пачка импульсов при генерации входного воздействия на тестируемое устройство 55 (таблица режимов). Длительность пачки определяется числом отчетов на периоде формируемого сигнала и числом его периодов. Частота следования импульсов определяет частоту следования формируемого тестового воздействия и зависит от задаваемого кода управления на первый делитель 17 частоты.

Устройство 5 прямого доступа в память имеет несколько режимов работы и обеспечивает гибкое использование памяти входящих в него первого и второго блоков 29 и 24 памяти. В частности, осуществляются прием информации в реальном масштабе времени на проходе с выходов АЦП 4 и 6 и последующая передача ее в ЭВМ. Реализация интерфейса обмена информацией с ЭВМ блока 27 управления и дешифрации адресов, программно доступных по записи и считыванию для ЭВМ регистров, типовая. В данном случае имеют интерфейс "Общая шина" микроЭВМ "Электроника-60".

С регистра 26 команд и состояний устройства задаются режимы работы устройства 5 прямого доступа в память. Для этой цели служат разряды управляющего слова: управление первым элементом И 20, управление коммутатором 24, сброс блоков 25, 33 адреса, управление режимом работы первого блока 25 памяти, управление режимом работы второго элемента И 28 и второго блока 34 памяти.

В регистр 23 параметров сигналов заносятся параллельные цифровые коды задания частоты для первого и второго делителей 17, 18 частоты и управления коммутатором 19 синхронизатора 2, а также цифровой код для задания амплитуды выходного сигнала для первого ЦАП 8. С регистра 31 режимов задаются цифровые коды управления измерительными блоками 1, 3 и тестируемым устройством 55. Первый блок 25 адреса осуществляет задание адреса для первого блока 29 памяти. Он выполняется, например, по типовой схеме в виде счетчика адреса на микросхемах 133ИЕ7, регистра конечного адреса, в который заносится код конечного адреса с ЭВМ, схемы сравнения И элемента ИЛИ. На счетный вход счетчика подаются импульсы с выхода первого элемента ИЛИ 21. С выходов счетных ячеек счетчика код адреса выдается на входы адреса первого блока 29 памяти и на первый вход схемы сравнения. На второй вход схемы сравнения задается код с выхода регистра конечного адреса. На элементе ИЛИ объединяются сигналы сброса счетчика с выхода схемы сравнения и регистра 26 команд и состояний устройства.

В связи с гибким использованием памяти предусмотрено несколько режимов работы устройства 5, связанных с записью и считыванием информации первого и второго блоков 29 и 24 памяти. Для иллюстрации режимов работы первого блока 29 памяти в соответствии с возможными комбинациями разрядов управляющего слова приведена таблица режимов. Из таблицы следует, что, например, при записи информации в первый блок 29 памяти с выхода АЦП 4 на счетный вход счетчика адреса первого блока 25 адреса, первого блока 29 памяти подаются первые синхроимпульсы, которыми также осуществляется запуск АЦП 4, поскольку первые элемент И 20 для них открыт. Пpи считывании информации из (первого) блока 29 памяти в ЭВМ передача первых синхроимпульсов на первый блок 25 адреса блокируется. Второй блок 33 адреса выполнен, например, на микросхемах счетчика типа 133ИЕ7 по типовой схеме счетчика.

Обмен информацией между ЭВМ и устройством 5 прямого доступа в память производится через унифицированную общую шину со стандартными временными диаграммами с помощью программно доступных регистров.

Установка начальных данных режимов, запись информации с ЭВМ в первый блок памяти это типовые операции вывода информации из ЭВМ, осуществляемые через блок управления и дешифрации адресов (фиг.5). Информационный вход-выход блока 27 имеет шестандцатиразрядную двунаправленную шину. Три младших разряда, с нулевого по второй подаются на информационный вход регистра 39 адреса обращения. Разряды с четвертого по двенадцатый подаются на вход блока 36 сравнения. Три старших pазряда, объединенных непосредственно в ЭВМ через элемент И, являются сигналом "Признак выбора" устройства.

Блок 36 сравнения выполнен по стандартной схеме. Он содержит двенадцатиразрядную схему сравнения и двухвходовый элемент И. Он производит сравнение разрядов с четвертого по двенадцатый с соответствующими разрядами, снимаемыми с блока 38 задания адреса. При равенстве этих разрядов выдается сигнал логической "1", который стробируется на двухвходовом элементе И сигналом "Признак выбора". Когда оба сигнала равны логической "1", с выхода блока 36 сравнения в момент наличия на шине "Информационный вход-выход" кода адреса внешнего устройства, формируется сигнал логической "1", который подается на информационный вход регистра 41 выбора системы. Блок 38 задания адреса задает в виде логических "0" и "1" двенадцатиразрядный код адреса данной измерительной информационной системы. Таким образом, на первые входы схемы сравнения подается код адреса с информационного входа-выхода, а на вторые входы задается код адреса, определяемый адресом внешнего устройства, который присваивается измерительной информационной системе.

Формирователь 37 импульса представляет собой ждущий мультивибратор, который формирует из перепада (с высокого на низкий) сигнала "Признак запрета" короткий импульс для записи информации в регистр 41 выбора системы, регистр 39 адреса обращения по входам записи информации. Регистр 39 трехразрядный, а регистр 41 одноразрядный. Они выполнены на микросхемах регистров 133ТМ8. Сигналом "Признак обнуления" производится начальная установка регистров по входам Уст. в ноль.

Дешифратор 43 выбора регистра записи и дешифратор 44 выбора регистра считывания выполнены на стандартных микросхемах 133ИД3. Первые информационные входы дешифраторов трехразрядные и подключены к трехразрядному выходу регистра 39 адреса обращения, два других входа стробируются сигналами с выхода регистра 41 выбора системы и соответствующими сигналами "Признак записи" и "Признак чтения".

Цикл обмена информацией с ЭВМ для блока 27 управления и дешифрации адресов стандартный. В адресной части цикла по информационному входу-выходу передается сигнал "Адрес", одновременно по входу "Признак выбора" выставляется сигнал логической "1". При совпадении адреса с цифровым кодом с блока 38 задания адреса на выходе блока 36 сравнения формируется сигнал логической "1", который фронтом сигнала "Признак запроса" через формирователь 37 импульса заносится в регистр 41 выбора системы. Одновременно в регистр 39 адреса обращения заносятся три младших разряда кода адреса, определяющих код адреса соответствующего программно доступного для ЭВМ регистра, в который заносится в дальнейшем или из которого считывается информация. После такой фиксации адреса сигнал адреса с информационного входа-выхода снимается. Например, по сигналу "Пpизнак записи" дешифратором 43 выбора регистра записи выбран соответствующий регистр, определяемый трехразрядным кодом с регистра 39 адреса обращения, в который по сигналу "Признак записи" из ЭВМ записаны через информационный вход-выход соответствующие данные. Фронтом сигнала "Признак записи" с задержкой на несколько микросекунд формируется сигнал "Признак ответа", который подается на ЭВМ, и сигнал "Признак записи" снимается. Прекращение сигнала "Признак записи" ведет к прекращению формирования сигнала "Признак ответа", что завершает формирование сигнала "Признак запроса".

Формирователь 9 импульсов преобразует, например, синусоидальный сигнал в прямоугольные импульсы, подаваемые на счетный вход таймера 7, работает в режиме измерения частоты. Состояние счетчиков таймера 7 контролируется по программе ЭВМ, и при нахождении определенной сигналограммы система контроля переходит в определенный режим работы.

Ввод в ЭВМ информации с таймера 7, а также задание в него определенных начальных условий осуществляются через два программно доступных, один по записи и другой по чтению, регистра через устройство 5 прямого доступа в память ЭВМ. ЦАП 8, 11 могут быть выполнены на умножающих ЦАП с применением микросхем 572ПА2. При формировании аналоговых сигналов с высокой скоростью изменения возможны выбросы. Поэтому предусмотрена синхронизация ЦАП 8, 11 первыми синхроимпульсами.

ЭВМ представляет собой, например, персональную ЭВМ типа ДВК-3, которая комплексуется микроЭВМ типа "Электроника-60", устройством отображения, набором контоллеров и периферийных устройств. Сопряжение ЭВМ с устройством 5 прямого доступа в память ЭВМ осуществляется через стандартный интерфейс "Общая шина", а практическое подключение осуществляется через разъем, в который обычно вставляется контроллер телеграфного канала. Рабочие программы работы ЭВМ хранятся на магнитных дисках, а задание режимов работы определяется оператором через клавиатуру видеотерминала.

Блок 10 управления режимами представляет собой элемент согласования одного из выходов программно доступного регистра 31 режимов устройства 5 прямого доступа в память с тестируемым устройством 55. Например, при переводе тестируемого устройства 55 из рабочего режима в режим "контроль" производится переключение в тестируемом устройстве через входной коммутатор 56 рабочего сигнала на контрольный сигнал, который подается на вход контрольного сигнала тестируемого устройства 55 с информационного выхода второго ЦАП 11. Сигнал управления входным коммутатором 56, расположенным в тестируемом устройстве 55, подается с управляющего выхода системы через блок 10 управления режимами.

Устройство работает следующим образом.

В соответствии с основным алгоритмом работы системы (фиг.8) предусмотрены режимы "самоконтроль и калибровка" (ПР.1), "контроль тестируемого устройства в режиме контроль" (фиг.9, ПР.2), "контроль тестируемого устройства в режиме "работа" (фиг.10, ПР.3).

После включения питания системы включается вспомогательный режим "самоконтроль и калибровка", в котором производится контроль работы блоков измерительной информационной системы, их информационного взаимодействия и обмена информацией с ЭВМ, а также калибровка, например определение коэффициентов передачи измерительных блоков 1 и 3. Результаты самоконтроля отображаются на экране устройства отображения (УО) сопрягаемой ЭВМ. Причем при возникновении неисправности дальнейшее выполнение программы прекращается (фиг. 8). При положительном результате выполнения измерений в данной подпрограмме дальнейшее выполнение программы связано, например, с режимом принятия начальных конструкций или данных от оператора. Диалог оператора с системой сопровождается выдачей соответствующе алфавитно-цифровой и графической информации на экран УО. При этом могут выдаваться параметры выполняемых программ измерений, список граничных параметров, различного рода подсказки оператору.

По окончании подготовительного диалога на экране дисплея появляется указание готовности системы для выполнения комплекса измерений, после чего включаются в заданный режим измерительная система и тестируемое устройство 55.

Режим "контроль тестируемого устройства 55 в режиме "контроль" осуществляется следующим образом, например, при контроле амплитудно-частотной характеристики тестируемого устройства (фиг.9). Вначале производится установка начальных данных для этого режима. В регистр 31 режимов устройства 5 прямого доступа в память с ЭВМ заносится признак режима "контроль тестируемого устройства 55 в режиме "контроль". В этом случае через входной коммутатор 56 рабочего и контрольного сигналов, расположенного в тестируемом устройстве 55, производится переключение рабочего сигнала на контрольный. Кроме того, в регистр 31 режимов одновременного заносится цифровой код для выбора номера соответствующего канала тестируемого устройства 55, с которого производится контроль информации. Этот код подается на управляющий вход первого аналогового коммутатора 12 второго измерительного блока 3. Одновременно задаются код коэффициента передачи на усилитель 13 с программируемым усилением и код управления на второй аналоговый коммутатор 15. Контрольный сигнал снимается с информационного выхода ЦАП 11 и подается на вход контрольного сигнала тестируемого устройства 55. Сигнал управления входным коммутатором 56, расположенным в тестируемом устройстве 55, подается на управляющий вход тестируемого устройства 55 с управляющего выхода системы. В регистр 26 команд и состояний устройства 5 прямого доступа в память заносится в соответствии с таблицей режимов управляющее слово 001, и первый блок 29 памяти переводится в режим записи тестового воздействия с ЭВМ. Производится начальная установка первого и второго блоков 25 и 33 адреса, после чего в первый блок 29 памяти через первый регистр 22 данных и коммутатор 24 с информационного входа-выхода последовательно заносится, например, таблица функций sin для генерации гармонического сигнала. Во время записи информации с ЭВМ в первый блок 29 памяти производится блокировка через первый элемент И 20 первых синхроимпульсов первым разрядом управляющего слова, который заносится в регистр 23 команд и состояний устройства.

После этого в регистр 23 параметров сигналов заносятся код задания частоты формирования гармонического сигнала для синхронизатора 2, код амплитуды сигнала для первого ЦАП 8. В это же время блокируется прохождения вторых синхроимпульсов с регистра 26 команд и состояний устройства через второй элемент И 28. Производится с регистра 26 команд и состояний устройства начальная установка второго блока 33 адреса. Например, запись признака режима в регистр 31 режимов осуществляется следующим образом. ЭВМ в адресной части цикла передает через информационный вход-выход регистра 31 режимов и выставляет сигнал "Признак обмена". Блок 27 управления и дешифрации адресов производит дешифрацию адреса и запоминает его в блоке 27 управления и дешифрации адресов. После этого ЭВМ снимает адрес с информационного входа-выхода и помещает на нее цифровой код режима работы системы, а также, например, цифровые коды управления первым и вторым измерительными блоками 1 и 3, вырабатывает признак "запись" и указанные данные заносятся в регистр 31 режимов. В ответ на признак "запись" блок 27 управления и дешифрации адресов выдает признак "ответ", сигнализируя о том, что данные приняты и операция передачи данных завершена. Таким же образом производится запись информации в другие регистры.

Запись информации с ЭВМ в первый блок 29 памяти производится через первый регистр 22 данных и коммутатор 24. Но в этом случае одновременно по фронту сигнала "Признак записи" каждый раз производится изменение на единицу состояния счетчика адреса первого блока 25 адреса. Поскольку в этом случае первый блок 29 памяти устанавливается на режим записи информации, то в него со скоростью, определяемой циклом программного обмена информацией с ЭВМ, производится запись массива данных тесового воздействия, например таблицы кода функции sin.

В первый блок 25 адреса при необходимости заносится также конечный адрес первого блока 29 памяти. Этим обеспечивается фиксация периода генерации функции синуса. После этого производится перевод устройства 5 прямого доступа в память в режим генерации тестового сигнала путем периодического опроса первого блока 29 памяти через первый блок 25 адреса первыми синхроимпульсами (см.таблицу режимов). Цифровой код генерируемой функции синуса с выхода первого блока 29 памяти подается на информационный вход второго ЦАП 11. Поскольку на вход опорного напряжения второго ЦАП 11 подается напряжение с выхода первого ЦАП 8, то амплитуда сигнала определяется цифровым кодом с регистра 23 параметров сигналов. Частота следования сигналов также определяется цифровым кодом с регистра 23 параметров сигналов. Генерируемый сигнал подается на тестируемое устройство 55. По назначенному с ЭВМ номеру информационного входа через второй измерительный блок 3 имеется возможность подачи на информационный вход второго АЦП 6 необходимой для регистрации информации с тестируемого устройства 55. Запуск второго АПП производится вторыми синхроимпульсами. Интервал формирования информации на выходе АЦП берется меньше периода следования вторых синхроимпульсов. Таким образом, поскольку на вход второго блока 33 адреса через второй элемент И 28 одновременно подаются вторые синхроимпульсы, то информация с определенной точки тестируемого устройства 55 заносится в реальном масштабе времени по второй блок 34 памяти. Этот блок памяти в данном режиме устанавливается в режим записи информации. Интервал приема информации задает ЭВМ. По окончании этого интервала ЭВМ через регистр 26 команд и состояний устройства обнуляет второй блок 33 адреса, переводит второй блок 34 памяти в режиме считывания информации. Блокируется прохождение вторых синхроимпульсов на вход второго блока 33 адреса. Задается в соответствии с заданным числом адресов второго блока 34 памяти число циклов обращения к второму блоку 34 памяти.

В процессе ввода информации в ЭВМ она выставляет адрес третьего регистра 35 данных. Изменение на единицу состояния второго блока 33 адреса производится по сигналу "Признак чтения".

При измерении амплитудно-частотной характеристики тестируемого устройства 55 назначаются различные частоты и амплитуды генерируемого входного тесового сигнала. После это считанные из второго блока 34 памяти данные анализируются ЭВМ в заданном интервале частот, причем за основу расчетов принимается, как правило, уровень сигнала на определенной частоте. Предусмотрена возможность путем назначения номера соответствующего информационного выхода определять место неисправности с точностью до функционального элемента.

Если результаты подпрограммы ПР.2 положительны, то производится переход к подпрограмме ПР.3.

Контроль тестируемого устройства 55 в режиме "работа", т.е. непосредственно в рабочем режиме, когда практически невозможно задать испытательный сигнал, производится путем одновременной синхронной записи через первый и вторые измерительные блоки 1 и 3 и АЦП 4 и 6 информации с pазличных контрольных точек тестируемого устройства 55 в первый и второй блоки 29 и 34 памяти в реальном масштабе времени на определенном интервале, достаточном для идентификации (фиг.10). После этого эта информация совместно анализируется в ЭВМ, например, путем определения взаимной корреляционной функции между сигналами с различных контрольных точек тестируемого устройства 55. В соответствии с этим анализом принимается решение о работоспособности функционального элемента тестируемого устройства, для которого контрольные точки расположены соответственно на его входе и выходе. Таким образом, даже в рабочем режиме может быть не только определено работоспособное состояние тестируемого устройства 55, но и путем анализа информации с различных контрольных точек произведена локализация неисправности.

Назначение временного интервала для анализа сигналов в рабочем режиме можно производить с помощью формирователя 9 импульсов и таймера 7. Например, при генерации речевого сигнала начало сообщения определяют путем изменения частоты переходов сигнала через ноль, т.е. фактически его частоты. В этом случае, если таймер 7 работает в режиме измерения частоты, его состояние можно контролировать ЭВМ, которая через четвертый и пятый выходы и вход-выход линии данные-адрес устройства 51 прямого доступа в память как управляет режимом работы таймера 7, так и контролирует его состояние. Таким образом, система контроля включается в работу в рабочем режиме при формировании определенного сигнала.

Реализация предлагаемой системы обеспечивает повышение быстродействия и расширение функциональных возможностей. Повышение быстродействия достигается за счет применения промежуточного второго блока 34 памяти для занесения в реальном масштабе времени информации в него с последующей передачей ее в ЭВМ. Расширение функциональных возможностей обеспечивается за счет формирования в реальном масштабе времени аналогового сигнала с программно задаваемыми частотой и амплитудой и гибкого использования памяти первого и второго блоков 29 и 34 памяти соответственно как для генерации тестовых сигналов и промежуточного хранения информации с контрольных точек тестируемого устройства 55 при его работе в режиме "контроль", так и для диагностики устройства 55 в рабочем режиме путем приема информации в первый и второй блоки 29 и 34 памяти в режиме реального времени и ее последующего совместного анализа в ЭВМ.

Формула изобретения

1. ИЗМЕРИТЕЛЬНАЯ ИНФОРМАЦИОННАЯ СИСТЕМА ДЛЯ КОНТРОЛЯ ЭЛЕКТРИЧЕСКИХ ПАРАМЕТРОВ, содержащая первый измерительный блок, информационные входы которого являются информационными входами системы, служащими для подключения контрольных точек тестируемого устройства, первый, второй и третий управляющие входы первого измерительного блока соединены соответственно с первым, вторым и третьим управляющими выходами устройства прямого доступа в память, подключенного входами признаков "Запрос", "Чтение", "Запись", "Выбор", "Обнуление" к соответствующим выходам устройства контроля, а выходом признака ответ к входу признака "Ответ" устройства контроля, связанного информационным входом-выходом с информационным входом-выходом таймера и с информационным входом-выходом устройства прямого доступа в память, подключенного первым информационным входом к информационному выходу первого аналого-цифрового преобразователя, соединенного информационным входом с первым информационным выходом первого измерительного блока, связанного вторым информационным выходом с входом формирователя импульсов, подключенного выходом к счетному входу таймера, связанного первым и вторым управляющими входами соответственно с четвертым и пятым управляющими выходами устройства прямого доступа в память, отличающаяся тем, что в систему введены второй измерительный блок, второй аналого-цифровой преобразователь, блок управления режима, первый и второй цифроаналоговые преобразователи и синхронизатор, подключенный выходом первых синхроимпульсов к синхровходу первого аналого-цифрового преобразователя, к первому синхронизирующему входу устройства прямого доступа в память и к входам синхронизации первого и второго цифроаналоговых преобразователей, а выходом вторых синхроимпульсов к синхронизирующему входу второго аналого-цифрового преобразователя и к второму синхронизирующему входу устройства прямого доступа в память, соединенного первым информационным выходом с информационным входом первого цифроаналогового преобразователя, подключенного выходом к входу опорного напряжения второго цифроаналогового преобразователя, соединенного информационным входом с вторым информационным выходом устройства прямого доступа в память, подключенного шестым управляющим выходом к входу блока управления режимами, выход которого, а также выход второго цифроаналогового преобразователя являются соответственно управляющим и информационным выходами системы, служащими для подключения соответствующих входов тестируемого устройства, информационные входы первого измерительного блока соединены с одноименными информационными входами второго измерительного блока, подключенного выходом и информационному входу второго аналого-цифрового преобразователя, а первым, вторым и третьим управляющими входами - соответственно к седьмому, восьмому и девятому управляющим выходам устройства прямого доступа в память, соединенного вторым информационным входом с выходом второго аналого-цифрового преобразователя, а первым, вторым и третьим синхровыходами соответственно с первым, вторым и третьим входами синхронизатора.

2. Система по п.1, отличающаяся тем, что синхронизатор включает в себя генератор импульсов, подключенный выходом к частотным входам первого и второго делителей частоты, связанных выходами соответственно с первым и вторым информационными входами коммутатора, выход которого является выходом первых синхроимпульсов синхронизатора, выход второго делителя частоты является выходом вторых синхроимпульсов синхронизатора, управляющие входы первого делителя частоты, второго делителя частоты и коммутатора являются соответственно первым, вторым и третьим входами синхронизатора.

3. Система по п.1, отличающаяся тем, что устройство прямого доступа в память включает в себя коммутатор, первый и второй блоки адреса, первый, второй и третий регистры данных, регистр параметров сигналов, регистр команд и состояний устройства, регистр параметров сигналов, регистр команд и состояний устройства, регистр режимов, первый и второй блоки памяти, первый и второй элементы И, первый и второй элементы ИЛИ и блок управления и дешифрации адресов, входы признаков "Запрос", "Чтение", "Запись", "Выбор", "Обнуление" которого являются одноименными входами устройства, выходы признака "Ответ" являются одноименным выходом устройства, вход-выход блока управления и дешифрации адресов соединен с информационными входами первого регистра данных, регистра параметров сигналов, первого блока адреса, регистра команд и состояний устройства, регистра режимов, с выходами второго и третьего регистров данных и является информационным входом-выходом устройства, управляющий вход регистра команд и состояний устройства подключен к первому выходу блока управления и дешифрации адресов, связанного вторым выходом с управляющим входом регистра параметров сигналов, третьим выходом с управляющим входом первого регистра данных и первым входом первого элемента ИЛИ, четвертым выходом с первым управляющим входом первого блока адреса, пятым выходом с вторым входом первого элемента ИЛИ и управляющим входом второго регистра данных, шестым выходом с первым входом второго элемента ИЛИ и управляющим входом третьего регистра данных, седьмым выходом с управляющим входом регистра режимов, первый выход которого является шестым управляющим выходом устройства, второй, третий и четвертый выходы являются соответственно первым, вторым и третьим управляющими выходами устройства, а пятый, шестой, седьмой выходы являются соответственно седьмым, восьмым и девятым управляющими выходами устройства, первый выход регистра команд и состояний устройства подключен к первому входу первого элемента И, соединенного выходом с третьим входом первого элемента ИЛИ, подключенного выходом к второму управляющему входу первого блока адреса, связанного третьим управляющим входом с первым управляющим входом второго блока адреса и вторым выходом регистра команд и состояний устройства, подключенного третьим выходом к управляющему входу второго блока памяти и первому входу второго элемента И, четвертым выходом к управляющему входу первого блока памяти, а пятым выходом к управляющему входу коммутатора, соединенного первым информационным входом с выходом первого регистра данных, а выходом с информационным входом первого блока памяти, подключенного адресным входом к выходу первого блока адреса, выход второго элемента И связан с вторым входом второго элемента ИЛИ, подключенного выходом к второму управляющему входу второго блока адреса, соединенного выходом с адресным входом второго блока памяти, связанного выходом с информационным входом третьего регистра данных, выход первого блока памяти соединен с информационным входом второго регистра данных, первый, второй и третий выходы регистра параметров сигналов являются соответственно первым, вторым и третьим синхровыходами устройства, четвертый выход регистра параметров сигналов является первым информационным выходом устройства, восьмой и девятый выходы блока управления и дешифрации адресов являются четвертым и пятым управляющими выходами устройства, выход первого блока памяти является вторым информационным выходом устройства, вторые входы первого и второго элементов И являются соответственно входами первых синхроимпульсов и вторых синхроимпульсов устройства, второй информационный вход коммутатора и информационный вход второго блока памяти являются соответственно первым и вторым информационными входами устройства.

РИСУНКИ

Рисунок 1, Рисунок 2,