Шифратор

Шифратор

Реферат

 

Изобретение относится к автоматике и вычислительной технике и позволяет повысить достоверность информации, вводимой в цифровые приборы, работающие в условиях воздействия электромагнитных помех и разрядов статического электричества. Шифратор содержит ключи, трансформаторный преобразователь единичного кода в код Хэмминга, аналоговые элементы памяти, формирователь 25 импульсов считывания, блок оперативной памяти, блок анализа кода, блок коррекции выходного кода, обнаружитель кодового слова, формирователь одиночного импульса и блок коммутаторов. Технический результат достигнут введением аналогового элемента памяти, дополнительных связей между функциональными блоками и соответствующим выполнением трансформаторного преобразователя, блока анализа кода и блока коммутаторов. 3 з. п. ф-лы, 9 ил., 2 табл.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах дистанционного ввода информации в цифровые приборы, работающие в условиях воздействия электромагнитных помех и разрядов статического электричества с оператора.

Известен шифратор с выходом в двоичном коде, содержащий выходные шины в двоичном коде, магнитные сердечники с прямоугольной петлей гистерезиса по числу выходов с обмотками записи, считывания и подготовки, развязывающие диоды и выравнивающие сопротивления, включенные последовательно с обмотками считывания магнитных сердечников, формирователь импульсов считывания, формирователь импульсов записи и ключи по числу входов, формирователь импульсов подготовки и цепи тактирования работы формирователей импульсов подготовки, записи и считывания [1] Недостатками данного шифратора являются: относительно низкая достоверность выходной информации, обусловленная возможностью искажения информации (превращение логической "1" в логический "0" или наоборот) в магнитных сердечниках импульсной помехой, воздействующей на обмотки записи или подготовки в моменты времени между записью и считыванием (или между подготовкой и считыванием, если в сердечник записывается логический "0"), так как в указанном промежутке времени тока подмагничивания в обмотках сердечника нет и порог перемагничивания сердечника определяется только его свойствами (т.е. коэрцитивной силой); помехоустойчивость его ухудшается и потому, что магнитный сердечник с прямоугольной петлей гистерезиса в случае отсутствия постоянного подмагничивания способен перемагничиваться из одного состояния в другое по частным циклам при воздействии на обмотку записи серии помех с относительно малой амплитудой; относительно низкая достоверность выходной информации, обусловленная возможностью искажения выходной информации при отказах функциональных элементов, поскольку шифратор не обладает способностью обнаружения искажения выходных кодов и их исправления; относительно высокое требование к электрической прочности элементов коммутации в цепях ввода информации; электрическая прочность и конструкция элементов коммутации должны исключить возможность разряда статического электричества с оператора на элементы формирователя импульсов записи во избежание выхода последнего из строя.

Известен шифратор, содержащий пятнадцать ключей, формиpователь импульсов считывания и трансформаторный преобразователь единичного кода ключей в двоичный код на четырех трансформаторах, четырех резисторах и четырех диодах [2] Первые входные обмотки всех трансформаторов соединены согласно последовательно, начало выходной обмотки каждого трансформатора подключено к первому выводу соответствующего резистора. Выход формирователя импульсов считывания соединен с вторыми выводами резисторов, первые выводы которых через соответствующие диоды подключены к соответствующим выходам шифратора. Концы выходных обмоток трансформаторов соединены с общей шиной. Вторые входные обмотки первого, четвертого и второго трансформаторов соединены согласно последовательно. Первые контакты первого, третьего, седьмого, одиннадцатого и пятнадцатого ключей подключены к началу первой входной обмотки первого трансформатора. Второй контакт первого ключа объединен с первыми контактами второго, шестого и четырнадцатого ключей и соединен с началом первой входной обмотки второго трансформатора. Вторые контакты второго, третьего и десятого ключей объединены с первыми контактами четвертого и двенадцатого ключей и соединены с началами первой входной обмотки третьего и второй входной обмотки четвертого трансформаторов. Вторые контакты ключей с четвертого по седьмой объединены с первым контактом восьмого ключа и соединены с концом первой входной обмотки третьего трансформатора. Первые контакты пятого, девятого и тринадцатого ключей подключены к началу второй входной обмотки первого трансформатора.

Второй контакт восьмого ключа объединен с вторыми контактами ключей с двенадцатого по пятнадцатый и соединен с концом первой входной обмотки четвертого трансформатора. Вторые контакты девятого и одиннадцатого ключей подключены к концу второй входной обмотки четвертого трансформатора. Первый контакт десятого ключа подключен к концу второй входной обмотки второго трансформатора.

Недостатком данного шифратора является относительно низкая достоверность выходной информации, обусловленная отсутствием у него способности обнаруживать и устранять искажения выходной информации, вызванные воздействием помех, отказами функциональных элементов и сильной зависимостью амплитуды импульсных выходных сигналов шифратора от двоичных кодов ключей, т.е. от количества одновременно закорачиваемых входных обмоток трансформаторов при замыкании контактов ключей.

Целью изобретения является повышение достоверности выходной информации шифратора за счет обнаружения и устранения одиночных или любых нечетных ошибок в выходном коде, а также за счет обнаружения двоичных или любых четных ошибок в выходном коде с запретом выдачи искаженного кода.

Это достигается тем, что в шифратор, содержащий трансформаторный преобразователь единичного кода в код Хэмминга с 2i информационными входами и с К выходами (где i 1,2 ^К 1, К количество символов выходного кода), (2i-1)-й и (2i)-й информационные входы которого соединены соответственно с первым и вторым выводами i-го ключа, тактовый вход подключен к первому выходу формирователя импульсов считывания, введены блок оперативной памяти, блок анализа кода, блок коррекции выходного кода, блок коммутаторов, обнаружитель кодового слова, формиpователь одиночного импульса и n аналоговых элементов памяти, где n k + m общее количество символов используемого кода Хэмминга, а трансформаторный преобразователь единичного кода в код Хэмминга выполнен с m дополнительными выходами, входы аналоговых элементов памяти соединены с соответствующими выходами трансформаторного преобразователя единичного кода в код Хэмминга, выходы с соответствующими информационными входами блока оперативной памяти, выходы которого соединены с соответствующими входами блока анализа кода, второй выход формирователя импульсов считывания соединен с тактовыми входами блока оперативной памяти и формирователя одиночного импульса, управляющий вход которого соединен с выходом обнаружителя кодового слова, выход с первым управляющим входом блока коммутаторов, информационные входы которого объединены с соответствующими входами обнаружителя кодового слова и подключены к соответствующим выходам блока коррекции выходного кода, первый K-й входы которого подключены к одноименным выходам блока оперативной памяти, (К+1)-й (2К)-й входы соответственно к первому K-му выходам блока анализа кода, (K+1)-й выход которого соединен с вторым управляющим входом блока коммутаторов, выходы которого являются выходами шифратора.

Кроме того, трансформаторный преобразователь единичного кода в код Хэмминга содержит первый n-й трансформаторы, первый n-й резисторы, первый (n+1)-й диоды, к (2i-1)-му и (2i)-му информационным входам преобразователя подключены последовательно и согласно соединенные соответствующие первичные обмотки трансформаторов, номера которых соответствуют единичным разрядам в i-й строке кодовой таблицы используемого кода Хэмминга, начало вторичной обмотки каждого трансформатора соединено с первыми выводами одноименных диода и резистора, вторые выводы всех резисторов объединены с первым выводом (n+1)-го диода и являются тактовым входом преобразователя, концы вторичных обмоток всех трансформаторов и второй вывод (n+1)-го диода подключены к общей шине, вторые выводы первого n-го диодов являются соответствующими выходами преобразователя.

Кроме того, блок анализа кода содержит дешифратор, первый K-й сумматоры по модулю два, элемент ИЛИ, элемент НЕ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, входы j-го сумматора по модулю два (где i I, K) подключены к входам блока в соответствии с j-й строкой проверочной матрицы используемого кода Хэмминга, выходы первого (K-1)-го сумматоров по модулю два соединены с соответствующими входами элемента ИЛИ и дешифратора, выходы которого являются первым К-м выходами блока, выходы К-го сумматора по модулю два и элемента ИЛИ соединены с входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с входом элемента НЕ, выход которого является (K+1)-м выходом блока.

Кроме того, блок коммутаторов содержит К ключей и элемент И, входы которого являются первым и вторым управляющими входами блока, выход соединен с управляющими входами ключей, информационные входы которых являются соответствующими информационными входами блока, а выходы соответствующими выходами блока.

Указанная совокупность признаков обеспечивает повышение достоверности выходной информации за счет обнаружения и исправления одиночных и всех нечетных ошибок (отказов) в коде выходной информации шифратора, а также за счет обнаружения двойных и любых четных ошибок (отказов) в коде выходной информации и запрета при таких ошибках выдачи искаженного кода на выходы шифратора.

На фиг. 1 представлена функциональная схема предложенного шифратора с пятнадцатью ключами (К=4); на фиг.2 принципиальная электрическая схема трансформаторного преобразователя единичного кода в код Хэмминга; на фиг.3-9 схемы отдельных вариантов выполнения остальных функциональных элементов.

Шифратор (см. фиг.1) содержит ключи 1.15, трансформаторный преобразователь 16 единичного кода в код Хэмминга, аналоговые элементы 17.24 памяти, формирователь 25 импульсов считывания, блок 26 оперативной памяти, блок 27 анализа кода, блок 28 коррекции выходного кода, обнаружитель 29 кодового слова, формирователь 30 одиночного импульса и блок 31 коммутаторов. Первые и вторые выводы ключей 1. 15 соединены с соответствующими информационными входами 32.46 и 47.61 трансформаторного преобразователя 16, выходы которого (62.69) соединены с входами соответствующих аналоговых элементов 17.24 памяти, а тактовый вход 70 подключен к первому выходу 71 формиpователя 25 импульсов считывания. Выходы аналоговых элементов 17.24 памяти соединены с соответствующими информационными входами 72.79 блока 26 оперативной памяти, тактовый вход 80 которого объединен с тактовым входом 81 формирователя 30 одиночного импульса и подключен к второму выходу 82 формирователя 25 импульсов считывания, а выходы 83.90 соединены с соответствующими входами (Х0, Х7. Х1) блока 27 анализа кода.

Первые четыре входа (первые входы каналов) блока 28 коррекции выходного кода подключены к одноименным выходам 90.87 блока 26 оперативной памяти, вторые четыре входа (вторые входы каналов) к одноименным выходам 91.94 блока 27 анализа кода. Пятый выход 95 блока 27 анализа кода соединен с дополнительным управляющим входом 96 блока 31 коммутаторов. Управляющий вход 97 формиpователя 30 одиночного импульса подключен к выходу обнаружителя 29 кодового слова, а выход соединен с управляющим входом 98 блока 31 коммутаторов. Информационные входы блока 31 коммутаторов объединены с входами обнаружителя 29 кодового слова и подключены к соответствующим выходам (99.102) блока 28 коррекции выходного кода, а выходы 103.106 являются выходами шифратора.

Трансформаторный преобразователь 16 единичного кода в код Хэмминга (длины 8 с четырьмя информационными разрядами) выполнен (см. фиг.2) на трансформаторах 107.114, резисторах 115.122 и диодах 123.131. Трансформаторы 107.114 трансформаторного преобразователя 16 (см. фиг.2) выполнены на магнитных сердечниках с непрямоугольной петлей гистерезиса. Выходные обмотки (107-5.113-5, 114-4) указанных трансформаторов совместно с последовательно с ними включенными резисторами 115.122 представляют собой дефференцирующие цепи для импульсов формирователя 25 импульсов считывания.

Порядковые номера ключей 1.15 совпадают с вводимыми ключами десятичными числами. Двоичные коды этих чисел, формируемые в трансформаторном преобразователе 16 в соответствии с кодом Хэмминга, приведены в табл.1.

Как видно из табл. 1, четыре символа (Х1, Х2, Х3, Х4) восьмиразрядных кодов ключей на выходах трансформаторного преобразователя представляют собой двоичные поизиционные коды 8421 десятичных чисел, вводимых ключами 1.15. Остальные символы восьмиразрядных кодов ключей (Х5, Х6, Х7, Х0) подобраны в соответствии с требованиями к коду Хэмминга из следующих соотношений (см. Аршинов М.Н. и Садовский Л.Е. Коды и математика. М. Наука, Главная редакция физико-математической литературы, 1983): Х5=Х2+X3+X4 X6=X1+X3+X4 X7=X1+X2+X4 X0=X1+X2+X3+X4+X5+X6+X7 (I) Аналогичные элементы 17.24 памяти выполнены по одинаковой схеме (см. фиг. 3) на конденсаторе 132, зашунтированном резистором 133. При этом параметры указанных аналоговых элементов памяти выбираются так, чтобы их конденсаторы заряжались до уровня логической 1 от нескольких входных импульсов (с целью обеспечения требуемого уровня помехоустойчивости шифратора) и разряжались до уровня логического "0" только при исчезновении входных импульсов на время более заданного значения, т.е. при условии полного замыкания ключей. Следует также отметить, что параметры аналоговых элементов 17.24 памяти в определенной степени влияют на быстродействие трансформаторов 107.114 (см. фиг. 2), в частности увеличение емкости конденсаторов приводит к увеличению времени восстановления магнитного состояния сердечников трансформаторов из-за шунтирования выходных обмоток последних конденсаторами. Для исключения этого явления в каждый из аналоговых элементов 17.24 памяти при необходимости может быть введен резистор, включенный между входом и конденсатором 132.

Формирователь 25 импульсов считывания формирует две последовательности импульсов (на выходе 71 импульсы отрицательной полярности, на выходе 82 положительной полярности), при этом импульсы на выходе 82 имеют более низкую частоту следования. Формирователь 25 выполнен по известной схеме (см. фиг. 4), состоящей из автоколебательного генератора импульсов 134, усилителя-инвертора 135 и делителя частоты 136.

Блок 26 оперативной памяти обеспечивает, помимо запоминания текущей информации, улучшение крутизны фронта и среза информационных сигналов, их синхронность и совместно с аналоговыми элементами 17.24 памяти требуемый уровень помехоустойчивости и защиту от влияния дребезга контактов ключей 1.15. Данный блок реализован (см. фиг.5) на D-триггерах 137.144.

Блок 27 анализа кода проверяет для восьмиразрядных двоичных кодов ключей, формируемых на трансформаторах 107.114 (см. фиг.2), в соответствии с требованиями к коду Хэмминга, выполнение следующих проверочных соотношений (см. Аршинов М.Н. и Садовский Л.Е. Коды и математика. М. Наука, Главная редакция физико-математической литературы, 1983): SO=XO+X1+X2+X3+X4+X5+X6+X7=0 SI=X4+X5+X6+X7 S2=X2+X3+X6+X7 (2) S3=X1+X3+X5+X7 В случае, когда суммы SI, S2 и S3 (по модулю два) равны нулю, на выходах 91. 94 блока 27 сигналы отсутствуют, и это означает, что в коде ошибки нет. Если же хотя бы одна из сумм Si, S2 и S3 не равна нулю, т.е. равна 1, а сумма SO равна 1, то это означает, что в анализируемом коде есть одиночная ошибка. При этом порядковый номер выхода (из указанных четырех) блока 27, где появляется выходной сигнал, указывает разряд выходного кода, где имеется ошибка, а на выходе 95 блока сохраняется "разрешающий" работу блока 31 коммутаторов сигнал. Если же хотя бы одна из сумм SI, S2 и S3 не равна нулю, а сумма SO равна нулю, то это означает, что в анализируемом коде имеется двойная ошибка (или любое четное количество ошибок). При этом на выходе 95 блока 27 появляется сигнал, запрещающий работу блока 31 коммутаторов. Данный блок реализован (см. фиг. 6) на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ 145.157, элементе ИЛИ 158, двоично-десятичном дешифраторе 159 и элементе НЕ 160.

Блок 28 коррекции выходного кода осуществляет исправление одной ошибки в выходном коде шифратора (путем замены логической "1" на логический "0" или наоборот) в зависимости от выходного сигнала блока 27 анализа кода. Данный блок реализован (см. фиг.7) на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ 161.164.

Обнаружитель 29 кодового слова выполнен на логическом элементе ИЛИ.

Формирователь 30 одиночного импульса формирует импульс заданной длительности с задержкой относительно входного сигнала по управляющему входу 97 и реализован по известной схеме (см. фиг.8) на элементе ИЛИ-НЕ 165 и счетчике 166 с встроенными дешифраторами состояний.

Блок 31 коммутаторов выполнен (см. фиг.9) на многоканально ключе 167, элементе И 168 и резисторах 169.172.

Работает шифратор, представленный на фиг.1, следующим образом.

В исходном состоянии ключи 1.15 разомкнуты, формирователь 25 формирует на своем выходе 71 последовательность импульсов отрицательной полярности, а на выходе 82 положительной полярности с меньшей частотой следования. Импульсами с выхода 71 формирователя 25 через резисторы 115.122 (см. фиг.2) и выходные обмотки трансформаторов 107.114 преобразователя 16 "опрашиваются" состояния ключей 1.15. При этом в течение каждого импульса магнитные сердечники трансформаторов 107.114 при разомкнутых ключах 1.15 насыщаются, поэтому на выходах дефференцирующих цепей, образованных последовательно соединенными резисторами 115.122 и выходными обмотками соответствующих трансформаторов, формируются разнополярные импульсы на фронте и срезе каждого из импульсов формиpователя 25. Импульсы положительной полярности, формируемые на срезе импульсов формирователя 25, через диоды 123.130 проходят на аналоговые элементы 17. 24 памяти, конденсаторы которых заряжаются до уровня логической "1". Этот уровень поступает на информационные входы блока 26 оперативной памяти, запоминается D-триггерами последнего и подтверждается каждым последующим импульсом на его тактовом входе 80. При этом на выходах блока 26 поддерживается уровень логического "0", который поступает на входы блока 27 анализа кода и на вторые входы разрядов блока 28 коррекции выходного кода. На первых входах разрядов блока 28 поддерживается уровень логического "0" с соответствующих выходов блока 27, поэтому на его выходах уровень логического "0". Формирователь 30 одиночного импульса поддерживается в исходном состоянии уровнем логического "0" с выхода обнаружителя 29 кодового слова, поэтому на его выходе уровень логического "0". На выходах блока 31 коммутаторов также сохраняется уровень логического "0". Указанные исходные состояния функциональных элементов и блоков шифратора сохраняются до замыкания какого-либо из ключей 1.15.

Рассмотрим работу шифратора при отсутствии каких-либо отказов элементов.

При замыкании какого-либо из ключей 1.15 происходит закорачивание последовательно включенных соответствующих входных обмоток трансформаторов 107. 114 (см. фиг. 2) в соответствии с табл.1. Например, при замыкании ключа 3 закорачиваются входные обмотки 107-2, 110-2, 111-3 и 114-1 трансформаторов 107, 110, 111 и 114 соответственно. При этом входные сопротивления выходных обмоток указанных трансформаторов для "опросных" импульсов формирователя 25 резко уменьшаются, и все напряжение импульсов практически падает на резисторах 115, 118, 119 и 122 соответствующих дифференцирующих цепей, на выходах последних исчезают разнополярные импульсы, формируемые на фронте и срезе импульсов формирователя 25. Поэтому после замыкания ключа 3 прекращается поступление импульсов положительной полярности на входы аналоговых элементов 17, 20, 21 и 24 памяти, а на входы остальных аналоговых элементов памяти они продолжают поступать. В результате на выходах аналоговых элементов 17, 20, 21 и 24 памяти устанавливается потенциальный сигнал с уровнем логического "0", а на выходах остальных сохраняется исходный уровень логической "1". При этом на выходах 83, 84, 87 и 88 блока 26 устанавливается уровень логической "1", а на выходах 85, 86, 89 и 90 сохраняется исходный уровень логического "0", т. е. на выходах блока 26 будет код 00110011 (X1,X2,X3,X4,X5,X6,X7,XO; старшие разряды кода, кроме Х0, слева).

Указанная комбинация сигналов (код) поступает на входы блока 27 анализа кода, а с выходов старших разрядов блока 26 сигналы также поступают на вторые входы разрядов блока 28. При указанной комбинации входных сигналов на выходах 91.94 блока 27 сохраняется исходный уровень логического "0", а на выходе 95 логической "1", поскольку комбинация удовлетворяет табл.1 и суммы S1, S2, S3 и S0 в соотношениях (2) равны нулю. При наличии уровня логического "0" на одном входе в каждом из разрядов блока 28 на выход разряда выдается уровень сигнала (см. фиг.7), имеющийся на другом входе разряда. Следовательно, в нашем случае, когда замкнут ключ 3, на выходе блок 28 выдается код 0011 (старшие разряды кода слева), т.е. двоичный позиционный код десятичного числа 3 (номера замкнутого ключа 3) сохраняется в течение замкнутого состояния ключа.

Одновременно (после замыкания ключа 3) появление уровня логической "1" на выходах блока 28 приводит к появлению уровня логической "1" на выходе обнаружителя 29 кодового слова, что приводит к запуску формирователя 30. С задержкой, большей времени возможной разновременности появления сигналов на выходах блока 26, формирователь 30 формирует одиночный импульс, который поступает на управляющий вход 98 блока 31 коммутаторов. Поскольку на дополнительном управляющем входе 96 этого блока в нашем случае сохраняется (см.фиг. 6) уровень логической "1", то в течение импульса формирователя 03 на выходы 103.106 шифратора выдается код 0011, имеющийся на информационных входах блока 31 коммутаторов.

При размыкании замкнутого ключа 3 описанное исходное состояние шифратора автоматически восстанавливается: входные сопротивления выходных ("опросных") обмоток 107-5, 110-5, 111-5 и 114- трансформаторов 107, 110, 111 и 1114 резко увеличиваются, на входах аналоговых элементов 17, 20, 21 и 24 памяти снова появляются импульсы положительной полярности, на всех выходах блоков 26, 27 и 28 восстанавливается исходный уровень логического "0". На выходе обнаружителя 29 кодового слова также восстанавливается уровень логического "0", который блокирует запуск формирователя 30.

При замыкании любого другого ключа из ключей 1.15 шифратор при отсутствии отказов элементов, т.е. когда на выходах блока 26 коды соответствуют табл.1, работает аналогично, при этом на выходы 103.106 шифратора выдаются коды ключей в соответствии с табл.2.

Рассмотрим теперь работу шифратора при наличии отказа его элементов, приводящего к искажению одного разряда (одиночного отказа) кода замыкаемого ключа, формируемого в соответствии с табл.1, на выходах блока 26 на примере того же ключа 3.

Допустим, что в шифраторе имеет место отказ (или отказы), искажающий один из старших разрядов, например седьмой (XI, см. табл.1), разряд двоичного кода ключа (напримеp, обрыв выходной обмотки трансформатора 113 или обрывы выводов, или отказы типа "обрыв" резистора 121 или диода 129, нарушение паек указанных элементов, отказ D-триггера 143 блока 26 и т.д.). Тогда при замыкании ключа 3 (см. фиг. 1,2) на выходах блока 26 вместо двоичного кода 00110011 будет иметь место код 1110011 (старшие разряды кодов, кроме Х0 слева), т. е. на выходе 90 блока 26 вместо требуемого уровня логического "0" будет уровень логической "1". Следовательно, на входах блока 27, проверяющего коды на выполнение соотношений (2), слагаемые Х0.Х7 будут иметь следующие значения: Х1=X3=X4=X7=X0=1, Х2=X5=X6=0. При таких значениях слагаемых Х0.Х7 суммы S1 и S2 на выходах элементов 151 и 152 (см. фиг.6) соответственно равны 0, а суммы S3 и SO на выходах элементов 153 и 156 соответственно равны 1. Поэтому на входах дешифратора 159 блока 27 (см. фиг.6) присутствует двоичный код 001, т.е. двоичный код десятичного числа 1, следовательно выходной сигнал (уровень логической "1") появляется на выходе 91 блока 27 и поступает на первый вход первого разряда блока 28.

Другой вход первого разряда блока 28 соединен с выходом 90 блока 26, где из-за отказа имеется логическая "1" вместо логического "0". При такой комбинации входных сигналов на выходе данного разряда блока 28 (см. фиг.7) будет уровень логического "0", т.е. будет исправлен искаженный символ кода. Поскольку вторые входы разрядов блока 28 подключены к четырем выходам 87.90 старших разрядов блока 25, на выходах блока 28 будет код 0011, т.е. двоичный код числа, совпадающего с номером замкнутого ключа 3. Этот код поступает на информационные входы блока 31 коммутаторов, на управляющий вход 98 которого с выхода формирователя 90 поступает одиночный импульс, задержанный относительно момента появления кода замкнутого ключа 3 на выходах блока 26. На дополнительном управляющем входе 96 блока 31 в рассматриваемом случае сохранится исходный уровень логической 1, поэтому в течение импульса формиpователя 29 на выходы 103-106 шифратора выдается исправный двоичный код 0011 замкнутого ключа 3.

Рассмотрим теперь работу шифратора в случае отказов, приводящих к выдаче в одном из разрядов кода замкнутого ключа 3 на выходах блока 26 вместо логической "1" логического "0". Такая ситуация может быть, напримеp, в случаях, когда какой-либо D-триггер блока 26 не переключается, когда это нужно, в нулевое состояние "исходное состояние D-триггеров блока 26 единичное).

Допустим, что при замыкании того же ключа 3 из-за отказа не переключается D-триггер 137 в цепи первого разряда (X7) двоичного кода ключа. Тогда на выходах блока 26 вместо кода 00110011 будет присутствовать код 00110001. Следовательно, рассмотренные выше слагаемые Х0.Х7 на входах блока 26 будут иметь значения: ХI= X2=X5=X6=X7=X0, Х3=X4=X0=1, а при таких значениях слагаемых указанные выше суммы S1, S2, S3 и S0 на выходах элементов 151, 152, 153 и 156 соответственно (см.рис.6), все будут равны 1, т.е. к входам дешифратора 159 будет приложен двоичный код 111 числа 7. Следовательно выходной сигнал будет на выходе "7" дешифратора и не пройдет на выходы 91.94 блока 27. Действительно, в рассматриваемом случае коррекция кода и не нужна, поскольку в четырех старших разрядах восьмиразрядного кода на выходе блока 26, с которых снимается и через блоки 28 и 31 выдается на выходы 103.106 шифратора четырехразрядный двоичный код замкнутого ключа, ошибки не было: там, несмотря на указанный отказ, был код 0011, т.е. код замкнутого ключа 3, который и выдается на выходы 103.106 шифратора, так как в рассматриваемом случае на выходе 95 блока 27 и на дополнительном управляющем входе 96 блока 31 сохраняется исходный уровень логической "1" ("разрешение").

Рассмотрим теперь работу шифратора при наличии двух отказов элементов (двойной отказ), приводящих к искажению двух разрядов кода замыкаемого ключа на примере того же ключа 3.

Допустим, что в шифраторе имеют место два отказа, приводящие к искажению символов двух старших разрядов, например, Х2 и Х3 (см. табл.1), т.е. вместо Х2= 0 имеем Х2=1, а вместо Х3=1 имеем Х3=0. Тогда на выходах блока 26 вместо кода 00110011 будет присутствовать код 01010011. Следовательно, упомянутые выше слагаемые Х0.Х7 будут иметь значения: ХI=X3=X5=X6=0, Х2=X4=X7=X0=1. При таких значениях слагаемых упомянутые суммы S1, S2 и S0 на выходах элементов 151, 152 и 156 (см. фиг.6) соответственно будут равны 0, а сумма S3 на выходе элемента 153 будет равна 1. При таком сочетании указанных сумм S1, S2, S3 и S0 на выходе 95 блока 27 появляется уровень логического "0", который поступает на дополнительный управляющий вход 96 блока 31 коммутаторов, который запрещает пропускание любой информации с информационных входов блока 31 коммутаторов на его выходы независимо от кода информации на выходах блока 28 и от фактов запуска формирователя 30 или отсутствия запуска этого формирователя. Следовательно, при двойных отказах (или любых четных отказах) в шифраторе выдача информации о состоянии ключей 1.15 на его выходы запрещается.

Таким образом, при замыкании любого из ключа ключей 1.15 трансформаторный преобразователь 16 шифратора формирует (в течение нажатого состояния ключа) восьмиразрядный двоичный код в соответствии с табл.1. Четыре старших разряда (Х4, Х3, Х2 и Х1) с весами 64, 32, 16 и 8 являются информационными, а остальные разряды с весами 4, 2, 1 и 128 (Х5, Х6, Х7, Х0) являются проверочными. Информация в них при замыкании ключей формируется в соответствии с равенствами (1). Информация о номере замкнутого ключа (ее код) выдается на выходы шифратора кратковременно в течение импульса формиpователя 30 после окончания переходных процессов при замыкании ключей. При этом, если в шифраторе имеются отказы, приводящие к искажению одного символа ("одиночный отказ") кодов ключей в разрядах, выдаваемых на выходы шифратора, то этот символ восстанавливается. При двойных отказах символов кодов ключей (и при любых четных отказах) информация на выходы шифратора не выдается. Это повышает достоверность выходной информации шифратора.

В институте был изготовлен и испытан в нормальных условиях и в диапазоне температур окружающей среды от минус 50 до плюс 50^оС лабораторный макет, выполненный по схемам фиг.1-9 на базе кнопок КМ1-1, импульсных трансформаторов собственного изготовления (на магнитных сердечниках М2000НМI, К10х6х3 и интегральных схемах серии 564. Проведенные испытания показали осуществимость предложенного шифратора, подтвердили его практическую ценность.

Формула изобретения

1. ШИФРАТОР, содержащий трансформаторный преобразователь единичного кода в код Хэмминга с 2i информационными входами и с K выходами, где K количество символов выходного кода, (2i 1)-й и (2i)-й информационные входы которого соединены соответственно с первым и вторым выводами i-го ключа, тактовый вход подключен к первому выходу формирователя импульсов считывания, отличающийся тем, что в него введены блок оперативной памяти, блок анализа кода, блок коррекции выходного кода, блок коммутаторов, обнаружитель кодового слова, формирователь одиночного импульса и n аналоговых элементов памяти, где n K + m общее количество символов используемого кода Хэмминга, а трансформаторный преобразователь единичного кода в код Хэмминга выполнен с m дополнительными выходами, входы аналоговых элементов памяти соединены с соответствующими выходами трансформаторного преобразователя единичного кода в код Хэмминга, выходы с соответствующими информационными входами блока оперативной памяти, выходы которого соединены с соответствующими входами блока анализа кода, второй выход формирователя импульсов считывания соединен с тактовыми входами блока оперативной памяти и формирователя одиночного импульса, управляющий вход которого соединен с выходом обнаружителя кодового слова, выход с первым управляющим входом блока коммутаторов, информационные входы которого объединены с соответствующими входами обнаружителя кодового слова и подключены к соответствующим выходам блока коррекции выходного кода, первый K-й входы которого подключены к одноименным выходам блока оперативной памяти, (K + 1)-й 2K-й входы соответственно к первому K-му выходам блока анализа кода, (K + 1)-й выход которого соединен с вторым управляющим входом блока коммутаторов, выходы которого являются выходами шифратора.

2. Шифратор по п.1, отличающийся тем, что трансформаторный преобразователь единичного кода в код Хэмминга содержит первый n-й трансформаторы, первый n-й резисторы, первый (n + 1)-й диоды, к (2i - 1)-му и (2i)-му информационным входам преобразователя подключены последовательно и согласно соединенные соответствующие первичные обмотки трансформаторов, номера которых соответствуют единичным разрядам в i-й строке кодовой таблицы используемого кода Хэмминга, начало вторичной обмотки каждого трансформатора соединено с первыми выводами одноименных диода и резистора, вторые выводы всех резисторов объединены с первым выводом (n + 1)-го диода и являются тактовым входом преобразователя, концы вторичных обмоток всех трансформаторов и второй вывод (n + 1)-го диода подключены к общей шине, вторые выводы первого n-го диодов являются соответствующими выходами преобразователя.

3. Шифратор по п.1, отличающийся тем, что блок анализа кода содержит дешифратор, первый K-й сумматоры по модулю два, элемент ИЛИ, элемент НЕ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, входы j-го сумматора по модулю два, где подключены к входам блока в соответствии с j-й строкой проверочной матрицы используемого кода Хэмминга, выходы первого (K 1)-го сумматоров по модулю два соединены с соответствующими входами элемента ИЛИ и дешифратора, выходы которого являются первым K-м выходами блока, выходы K-го сумматора по модулю два и элемента ИЛИ соединены с входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с входом элемента НЕ, выход которого является (K + 1)-м выходом блока.

4. Шифратор по п.1, отличающийся тем, что блок коммутаторов содержит K ключей и элемент И, входы которого являются первым и вторым управляющими входами блока, выход соединен с управляющими входами ключей, информационные входы которых являются соответствующими информационными входами блока, а выходы соответствующими выходами блока.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8, Рисунок 9, Рисунок 10, Рисунок 11