Индикатор равенства потоков приращений для цифровых дифференциальных анализаторов

Индикатор равенства потоков приращений для цифровых дифференциальных анализаторов

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ и АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 09.Х.1964 (№ 924028/26-24) с присоединением заявки №

Приоритет

Опубликовано 08.Х11.1967. Бюллетень ¹ 1

Дата опубликования описания б.11.1968

Кл. 42m, 14

МПК G 06f

УДК 681.2.085:681.142.07 (088.8) Комитет по делам изобретений и открытий при Совете Министров

СССР

Авторы изобретения

А. В. Каляев, В. Ф. Гузик, Г. А. Сулин и О. Д. Глухов

Заявитель

ИНДИКАТОР РАВЕНСТВА ПОТОКОВ ПРИРАЩЕНИЙ

ДЛЯ ЦИФРОВЫХ ДИФФЕРЕНЦИАЛЪНЫХ АНАЛИЗАТОРОВ

Известны индикаторы равенства потоков приращений, применяемые для реализации операций дифференцирования, деления и других путем обращения операций интегрирования и умножения при работе в составе цифровых дифференциальных анализаторов.

Предложенное устройство отличается тем, что оно содержит схемы «ИЛИ вЂ” НЕ», «И» и потенциальные триггеры, причем шины прямых входных сигналов первого и второго потоков приращений соединены соответственно с первыми входами первой и третьей схем

«ИЛИ вЂ” НЕ» и со вторыми входами второй и четвертой схем «ИЛИ вЂ” HE». Шины инверсных входных сигналов первого и второго потоков приращений подключены соответственно ко вторым входам первой и третьей схем

«ИЛИ вЂ” HE» и к третьим входам второй и четвертой схем «ИЛИ вЂ” НЕ». Выход первой схемы «ИЛИ вЂ” HE» подсоединен к первому входу второй схемы «ИЛИ вЂ” HE», а выход третьей схемы «ИЛИ вЂ” HE» подсоединен к первому входу четвертой схемы «ИЛИ вЂ” HE».

Выход второй схемы «ИЛИ вЂ” HE» подключен через первую схему «И» к единичному входу первого триггера и через четвертую схему

«И» — к нулевому входу второго триггера.

Выход четвертой схемы «ИЛИ вЂ” HE» соединен через третью схему «И» с единичным входом второго триггера и через вторую схему

< И» — с нулевым входом первого триггера.

Нулевой вход первого триггера подсоединен ко второму входу третьей схемы «И», а выход второго триггера — ко второму входу первой

5 схемы «И». Первый выход синхронизатора подключен к третьему входу первой и третьей схем «И»; второй выход синхронизатора соединен с третьим входом второй и четвертой схем «И».

10 Зто позволяет упростить его схему, сократить количество оборудования, улучшить динамические свойства и точность.

Функциональная схема устройства изображена на чертеже, где обозначено:

15 1, 2, т, 4 — соответственно первый, второй, третий и четвертый элементы «ИЛИ вЂ” НЕ», 5, б, 7, 8 — соответственно первый, второй, третий и четвертый элементы «И», 9, 10— первый и второй триггеры.

Первый прямой (инверсный) входной сигнал q,,, (т1„,) подается на клемму 11(12),. второй прямой (инверсный) входной сигнал подается на клемму 1т(14). Первый синхрони25 зирующий сигнал С, подается на клемму 15, а на клемму 1б подается приходящий с некоTopbIM запаздыванием второй синхронизирующий сигнал Св.

Устройство реализует алгоритм, задаваемый

30 соотношениями.

2(}g88Ei

Запи- прове- BbIсанная ">хохввв i ход

Вход! еых, С1

„sig в

" вх вх., в

Св

>1вх

oo I oo

О О О О

О О О О

1О ОО

1О 1О

О О

1 О

О О; О О

1 О О О

О О

1 О

1 О 1 О

О 1, 1 О

О 0

1 О

О1 01

О 1 О О

О О о

О 1

О 1

О О

О 1

1 О

О 1

О О

О О

О О

О 1

О О

О 1

О 1

О О О 1

1 О о о

О 1

О1! 1О

О О 1 О

1 О

О О

1 О

1 О 1 О

1 О

1О ОО

О 1

1 О

О 1О о о о

О 1 О 1; О О !

1 О

О 1 О 1

О 1

О 1

О 1 О 1

О О

О 1

r„„„(i) = Sign („„„(i — 1) +

+Яоп 1х„х, (ю 1) — 71„,,(; 1)}, где т1 (i) — 1,0 — 1 — величина приращения в

1-й момент времени. Для кодирования трех возможных значений приращений используются комбинации 01, 00, и 10, передаваемые по прямым и инверсным шинам т и .1 . Комбиго

55 нация П является запрещенной и не используется. 1 абота у стройства протекает в два такта, задавас.чых первым и вторым синхрониз11рующпм1 . импульсами С, и Са. При Iloдаче сигнала С, происходит c) ììflðoâÿíèo предыдущего значения выхода 0,„х (L — 1) с разностью поступивших в <-м такте на вход уетрОйетна ПрИращЕНИй q„, (1 — 1) — ц.х. (i — 1), выработанных решающими блокамп в предыдущем такте, и выдается результат. Рабочие устройства описываются таблицей.

Предлагаемое устройство может быгь реализовано на базе стандартных модулей комплекса Ц8А1 «Урал-10».

В этом случае оно состоит из восьми модулей типа «Б».

Предмет изобретсния

Индикатор равенства потоков приращений для цифровых дифферснциальных анализаторов, отличающийся тем, что, с целью упрощения его схемы, сокращения оборудования, улучшения динамических свойств и точности, оп содержит схемы «ИЛИ вЂ” HE» и «И» и linToIIJH2.ibHb1e TpEll i pLl, IIpFI iPhf IJEEIHhI np51il1 l. I входных сигналов первого и второго потоков приращений соединены соотвстственно с первыми входами первой и третьей схем «ИЛИ—

НЕ», со вторыми входами второй EI четверго. I схем «ИЛИ вЂ” HE», шины инверсных входных сигналов первого и второго потоков приращений подключены соответственно ко вторым входам первой и третьей схем «ИЛИ—

1-IE» и к третьим входам второй и четвертой схем «ИЛИ вЂ” НЕ», выход первой схемы

«ИЛИ вЂ” IE» подсоединен к первому входу второй схемы «ИЛИ вЂ” НЕ», а выход третьей схемы «ИЛИ вЂ” IE» подсоединен к первому входу четвертой схемы «ИЛИ вЂ” НЕ», выход второй схемы «ИЛИ вЂ” IIЕ» подключен через первую схему «И» к единичному входу первого триггера и «epсз четвертую схему «И»вЂ” к нулевому входу второго триггера, выход етвертой схемы «ИЛИ вЂ” HE» соединен через третью схему «И» с единичным входом второго триггера и через вторую схему «И»вЂ” с нулевым входом первого триггера, нулевой ьход первого триггера подсоединен ко второму входу третьей схемы «И», а выход второго триггера — ко второму входу первой схемы

«И», первый выход синхронизатора подключен к третьему входу первой и третьей схем

«И», второй выход синхронизатора соединен с третьим входом второй и четвертой схем

«И».

206889

1! 1713%

Составитель А. А. Плащин

Редактор E. В. Семанова Техред А. А, Камышникова Корректоры: А. П. Татаринцева и В. Г, Ионова

Заказ 4590у15 Тираж 530 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2