Цифровой регулятор для многодвигательного электропривода

Цифровой регулятор для многодвигательного электропривода

Реферат

 

Использование: в области автоматизированных систем регулирования с цифровым управлением для управления многодвигательными электроприводами бумагоделательных машин. Сущность: цифровой регулятор для многодвигательного электропривода в каждом канале управления содержит вторую микроЭВМ, блок аналоговых регуляторов, два блока памяти, блок ввода-вывода релейных и логических сигналов, два блока последовательного ввода/вывода управляющей информации шины данных, управления, адреса внешних устройств и шины входных каналов связи второй микроЭВМ соединены с соответствующими шинами второго блока ввода-вывода управляющей информации, блоков ввода и вывода релейных и логических сигналов, вторые шины данных, управления и адреса второй микроЭВМ соединены с соответствующими шинами первого и второго блоков памяти. Это позволяет увеличить надежность управления системы многодвигательного электропривода, построить различные системы многодвигательного электропривода, реализовать различные виды цифроаналоговых регуляторов. 6 з.п. ф-лы, 13 ил.

Изобретение относится к области автоматизированных систем управления и может быть использовано для управления многодвигательными электроприводами бумагоделательных машин.

Известен цифровой регулятор для многодвигательного электропривода, содержащий первый триггер, элемент ИЛИ, первый формирователь импульсов, соединенный входом с выходом задатчика скорости, а выходом через последовательно соединенные первый задатчик скорости и первый счетчик с входами первого элемента И генератор импульсов, подключенный выходом через первый ключ к управляющему входу первого счетчика, через делитель частоты к управляющему входу реверсивного счетчика и к входу второго счетчика, а через последовательно соединенные первый переключатель, регистр, блок памяти и реверсивный счетчик к первым входам второго и третьего триггеров, соединенных выходами с первым и вторым входами коммутатора, подключенного выходами к соответствующим входам асинхронного двигателя, второй переключатель, четвертый триггер, дополнительно установлены третий и четвертый формирователи импульсов, второй и третий ключи, третий элемент И, задатчик направления и последовательно соединенные второй задатчик скорости, третий счетчик и четвертый элемент И [1] Недостатками являются невозможность организовать локальную вычислительную сеть для многодвигательного электропривода; для организации управления приводом требуется установка дополнительного оборудования, что значительно усложняет устройство; невозможность перестроить систему под многообразие требований электроприводов.

Наиболее близкой к предлагаемой цифровой системе управления для многодвигательного электропривода по технической сущности является цифровая система управления, содержащая n каналов управления по числу электродвигателей, каждый из которых содержит первую микроЭВМ, блок оперативного запоминающего устройства (ОЗУ), первый блок ввода/вывода управляющей информации со входами для ввода сигнала от датчика скорости, блок ввода/вывода аналоговых сигналов, блок ввода/вывода релейных и логических сигналов со входами и выходами для ввода и вывода управляющих сигналов от внешних устройств, причем первые входы/выходы данных первой микроЭВМ соединены через первую одноименную шину соответственно со входами/выходами блока последовательного ввода/вывода управляющей информации и блока ввода/вывода аналоговых сигналов, первые выходы адреса и управления первой микроЭВМ через первые одноименные шины соединены со входами блока ввода/вывода аналоговых сигналов, вторые входы/выходы данных, выходы управления и адреса первой микроЭВМ через вторые одноименные шины соединены соответственно с первыми входами/выходами и входами блока ОЗУ, первый канал управления содержит энергонезависимый блок памяти, первые выходы данных и первые входы управления и адреса которого подключены ко вторым одноименным шинам первой микроЭВМ [2] Недостатками являются обмен с другими цифровыми регуляторами многодвигательного электропривода осуществляется по параллельной шине MULTIBUS, что требует специальных кабелей связи; применение параллельной шины MULTIBUS ограничивает длину шины (максимум 30 м) при связи с другими регуляторами многодвигательного электропривода; режимы регулирования скорости и управления электроприводом не разделены, что усложняет алгоритм функционирования и снижает быстродействие.

Целью изобретения является повышение надежности и унификации цифровой системы управления для многодвигательного электропривода путем децентрализации функций управления и регулирования, повышения быстродействия регулирования, упрощения алгоритмов и написания программ, применения для многодвигательного электропривода стандартных алгоритмов регулирования и аппаратной части для всего многообразия секционных приводов, более качественной обработки алгоритма управления, организации энергонезависимой памяти в цифровой системе управления, существенного сокращения связей, улучшения управляемости системы.

Поставленная цель достигается тем, что в цифровом регуляторе для многодвигательного электропривода, содержащем n каналов управления по числу электродвигателей, каждый из которых содержит первую микроЭВМ, блок оперативного запоминающего устройства (ОЗУ), первый блок последовательного ввода/вывода управляющей информации со входами для ввода сигнала от датчика скорости, блок ввода/вывода аналоговых сигналов, блок ввода/вывода релейных и логических сигналов со входами и выходами для ввода и вывода управляющих сигналов от внешних устройств, причем первые входы/выходы данных первой микроЭВМ соединены через первую одноименную шину соответственно со входами/выходами блока последовательного ввода/вывода управляющей информации и блока ввода/вывода аналоговых сигналов, первые выходы адреса и управления первой микроЭВМ через первые одноименные шины соединены со входами блока ввода/вывода аналоговых сигналов, вторые входы/выходы данных, выходы управления и адреса первой микроЭВМ через вторые одноименные шины соединены соответственно с первыми входами/выходами и входами блока ОЗУ, первый канал управления содержит энергонезависимый блок памяти, первые выходы данных и первые входы управления и адреса которого подключены ко вторым одноименным шинам первой микроЭВМ, в каждый канал управления введены вторая микроЭВМ, второй блок последовательного ввода/вывода управляющей информации, первые входы и выходы которого предназначены для подключения к линии связи локальной вычислительной сети, блок аналоговых регуляторов с первыми входами для ввода обратных связей по току и скорости и выходами для вывода сигналов управления электроприводом, причем первые входы/выходы данных и выходы управления и адреса второй микроЭВМ через одноименные шины соединены соответственно с входами/выходами и входами блока ввода/вывода релейных и логических сигналов, входы/выходы данных и входы управления второго блока последовательного ввода/вывода управляющей информации подключены к первым одноименным шинам второй микроЭВМ, а вторые входы и выходы предназначены для организации каналов связи со второй микроЭВМ, вторые входы/выходы данных и выходы управления и адреса второй микроЭВМ через вторые одноименные шины соединены соответственно с вторыми входами/выходами и входами блока ОЗУ, а в первом канале управления дополнительно с соответствующими вторыми входами/выходами и входами энергонезависимого блока памяти, вторые входы и выходы блока аналоговых регуляторов каждого канала управления соединены со входами и выходами блока ввода/вывода аналоговых сигналов, а входы/выходы данных и входы управления этого блока подключены к первым одноименным шинам первой микроЭВМ, первый блок последовательного ввода/вывода управляющей информации снабжен входами и выходами, предназначенными для подключения ко второй линии связи локальной вычислительной сети, и входами и выходами, предназначенными для организации каналов связи первой микроЭВМ, в каждый из (n-1) каналов управления введен блок энергонезависимой памяти, первые выходы данных и первые входы управления и адреса которого подключены ко вторым одноименным шинам первой микроЭВМ, а вторые входы/выходы данных и входы управления и адреса к одноименным вторым шинам второй микроЭВМ, при этом первая и вторая микроЭВМ выполнены с возможностью реализации алгоритмов, приведенных в описании на чертежах фиг.10, 11, 12, 13.

Кроме того, в цифровом регуляторе блок ОЗУ может содержать восемь формирователей входных сигналов, статическое оперативно-запоминающее устройство, два дешифратора строк, два узла установки конфигурации электропривода, четыре буферных регистра-формирователя выходных сигналов, при этом входы первого и пятого формирователей входных сигналов являются первыми входами адреса блока, а входы третьего и шестого формирователей входных сигналов являются первыми входами управления, объединенные входы и выходы первого и третьего буферных регистров-формирователей являются первыми входами/выходами данных блока, входы второго и седьмого формирователей входных сигналов являются вторыми входами адреса, входы четвертого и восьмого формирователей входных сигналов являются вторыми входами управления, объединенные входы и выходы второго и четвертого буферных регистров-формирователей выходных сигналов являются вторыми входами/выходами данных блока, выходы первого и второго формирователей входных сигналов подключены к адресным входам статического оперативно-запоминающего устройства, входы выборки которого соединены с выходами третьего и четвертого формирователей входных сигналов, выходы которых подключены ко входам управления первого и второго буферных регистров-формирователей выходных сигналов, вторые входы/выходы которых связаны с входами-выходами данных статического оперативно-запоминающего устройства, пятый формирователь входных сигналов выходами связан через последовательно-соединенные первый дешифратор строк, первый узел установки конфигурации электропривода с входами третьего буферного формирователя выходных сигналов, выходы шестого формирователя входных сигналов соединены со входами управления первого дешифратора строк и третьего буферного регистра-формирователя выходных сигналов, седьмой формирователь входных сигналов выходами связан через последовательно соединенные второй дешифратор строк, второй узел установки конфигурации электропривода со входами четвертого буферного формирователя выходных сигналов, выходы восьмого формирователя входных сигналов соединены со входами управления второго дешифратора строк и четвертого буферного регистра-формирователя выходных сигналов.

Кроме того, в цифровом регуляторе энергонезависимый блок памяти может содержать шесть формирователей входных сигналов, два дешифратора состояния, два дешифратора адреса, дешифратор строк, формирователь сигнала выборки строк, оперативно-запоминающее устройство, выполненное на поляризованных реле, формирователь сигнала записываемого слова, четыре буферных регистра-формирователя выходного сигнала, регистр записываемого слова, при этом выходы первого и второго буферных регистров-формирователей выходного сигнала объединены и являются первыми выходами данных, вторые входы первого формирователя входного сигнала и первого дешифратора состояния, а также объединенные входы управления первого, второго, третьего, четвертого, пятого и шестого формирователей входных сигналов являются первыми входами управления блока, входы второго и третьего формирователей водных сигналов являются первыми входами адреса, входы четвертого и пятого формирователей входного сигнала являются вторыми входами адреса, вторые входы шестого формирователя входного сигнала и второго дешифратора состояния, а также объединенные третий вход второго дешифратора состояния и вход формирователя сигнала записываемого слова являются вторыми входами управления, входы-выходы третьего и четвертого буферных регистров-формирователей выходного сигнала, а также регистра записываемого слова объединены и являются вторыми входами-выходами данных, выход первого формирователя входного сигнала подключен к первым входам первого дешифратора состояния, дешифратора строк, второго дешифратора состояния, выходами связанного с управляющими входами третьего и четвертого буферных регистров-формирователей выходного сигнала; выходы первого дешифратора состояния с управляющими входами первого и второго буферных регистров-формирователей выходного сигнала; выходы второго формирователя входного сигнала связаны со входами первого дешифратора адреса, объединенные выходы третьего и четвертого формирователей входных сигналов через последовательно соединенные дешифратор строк, формирователь сигнала выборки строк и оперативно-запоминающее устройство, выполненное на поляризованных реле, связаны со входами второго и третьего буферных регистров-формирователей выходного сигнала, выходы пятого формирователя входного сигнала через второй дешифратор адреса связаны с четвертым входом второго дешифратора состояния, выходы формирователя сигнала записываемого слова подключены ко вторым входам оперативно-запоминающего устройства, вторые выходы ко входам первого и четвертого буферных регистров-формирователей выходного сигнала; третий выход второго дешифратора состояния подключен к входу регистра записываемого слова, выходы которого связаны с формирователем сигнала записываемого слова.

Кроме того, в цифровой системе управления первый блок последовательного ввода-вывода управляющей информации может содержать буферные регистры-формирователи входного и выходного сигнала, формирователь входного сигнала, три узла гальванической развязки, два формирователя выходного сигнала, два коммутатора каналов связи, объединенные входы-выходы буферных регистров-формирователей входного и выходного сигнала являются входами-выходами данных блока, а выходы буферного регистра-формирователя входного сигнала являются выходами параллельного вывода управляющей информации, входы буферного регистра-формирователя выходного сигнала входом параллельного ввода управляющей информации, входы формирователя входного сигнала являются входами управления блока, а его выходы подключены ко входам управления соответствующих буферных регистров-формирователей входного и выходного сигнала, выходы первого и второго узлов гальванической развязки соединены соответственно с входами первого и второго формирователя выходного сигнала, выходы второго формирователя выходного сигнала подключены ко входам первого коммутатора каналов связи, выход которого является выходом для организации каналов связи первой микроЭВМ, выходы третьего узла гальванической развязки являются выходами, предназначенными для подключения ко второй линии связи локальной вычислительной сети, а входы связаны с выходами второго коммутатора каналов связи, вход которого является входом для организации каналов связи первой микроЭВМ.

Кроме того, в цифровом регуляторе второй блок последовательного ввода/вывода управляющей информации может содержать буферные регистры-формирователи входного и выходного сигналов, два формирователя входных сигналов, два узла гальванической развязки, два формирователя выходного сигнала, два коммутатора каналов связи, при этом выходы буферного регистра-формирователя выходного сигнала соединены со входами буферного регистра-формирователя входного сигнала и являются входами-выходами данных блока, а выходы буферного регистра-формирователя входного сигнала являются выходом параллельного вывода, вход буферного регистра-формирователя выходного сигнала является входом параллельного ввода, входы первого формирователя входного сигнала являются входами управления первого блока, а выходы связаны с управляющими входами буферных регистров-формирователей входного и выходного сигналов, входы первого узла гальванической развязки являются входами/выходами для подключения к линии связи локальной вычислительной сети, а выходы через второй формирователь выходного сигнала соединены со входами первого коммутатора каналов связи, выходы которого являются выходами для организации каналов связи второй микроЭВМ, выходы первого формирователя выходного сигнала являются выходами для подключения к линии связи локальной вычислительной сети, а входы через второй узел гальванической развязки и второй коммутатор каналов связи соединены с выходами второго формирователя входного сигнала, входы которого образуют входы для организации каналов связи со второй микроЭВМ.

Кроме того, в цифровом регуляторе блок аналоговых регуляторов может содержать регистр-формирователь входного сигнала, буферный регистр-формирователь состояния аналоговых регуляторов, формирователь входного сигнала, первый узел ограничения, аналоговый регулятор скорости, блок нормирующих масштабных усилителей, узел управления, второй узел ограничения, аналоговый регулятор тока, блок управления аналоговыми регуляторами, блок индикации включения аналоговых регуляторов, блок инициализации аналоговых регуляторов, выходы буферного регистра-формирователя состояния аналоговых регуляторов подключены ко входам регистра формирователя входного сигнала, которые являются входами/выходами данных блока, выходы регистра-формирователя входного сигнала соединены со входами блока управления аналоговыми регуляторами, первые выходы которого связаны со входами блока индикации включения аналоговых регуляторов, вторые выходы подключены ко входам буферного регистра-формирователя состояния аналоговых регуляторов, третьи выходы ко входам аналогового регулятора скорости и аналогового регулятора тока, а управляющие входы блока управления аналоговыми регуляторами к первому выходу узла управления и выходу блока инициализации аналоговых регуляторов, второй выход узла управления подключен к управляющему входу буферного регистра-формирователя состояния аналоговых регуляторов, а третий выход к управляющему входу буферного регистра-формирователя входного сигнала, входы формирователя входного сигнала являются входами управления блока, а выходы подключены к входам узла управления, входы аналогового регулятора скорости, аналогового регулятора тока, блока нормирующих масштабных усилителей являются аналоговыми входами блока, а выходы аналогового регулятора тока и блока нормирующих масштабных усилителей аналоговыми выходами блока, выходы первого и второго узла ограничения подключены соответственно к входам аналогового регулятора скорости и аналогового регулятора тока, соединенных между собой последовательно.

Кроме того, в цифровом регуляторе блок ввода/вывода аналоговых сигналов может содержать три формирователя входных сигналов, буферный формирователь выходного сигнала, узел управления, два узла гальванической развязки, формирователь выходного сигнала, дешифратор адреса, аналого-цифровой преобразователь, цифроаналоговые преобразователи статического и динамического вывода, три нормирующих усилителя, коммутаторы входов и выходов аналоговых сигналов, входы первого формирователя входного сигнала являются входами адреса, а выходы через последовательно соединенные первый узел гальванической развязки, формирователь выходного сигнала и дешифратор адреса подключены ко входам коммутаторов входов и выходов аналоговых сигналов, управляющие входы и выходы которых являются входами и выходами аналоговых сигналов блока, входы второго формирователя входного сигнала являются входами управления блока, а выходы соединены со входами узла управления, первый выход которого подключен к управляющим входам первого и третьего формирователя входного сигнала и буферного формирователя выходного сигнала, входы управления аналого-цифрового преобразователя, цифроаналогового преобразователя динамического вывода, цифроаналогового преобразователя статического вывода подключены ко второму, третьему и четвертому выходам узла управления, входы третьего формирователя входного сигнала и выходы буферного формирователя выходного сигнала являются входом/выходом данных, а выходы третьего формирователя входного сигнала и входы буферного формирователя выходного сигнала через второй узел гальванической развязки связаны с соответствующими выходами и входами аналого-цифрового преобразователя, цифроаналоговых преобразователей динамического и статического вывода, вход аналого-цифрового преобразователя через первый нормирующий усилитель связан с выходом коммутатора входов аналоговых сигналов, входы которого образуют входы аналоговых сигналов блока, выход цифроаналогового преобразователя динамического вывода через второй нормирующий усилитель связан с управляющим входом коммутатора выходов аналоговых сигналов, выходы которого образуют выходы аналоговых сигналов блока, выход цифроаналогового преобразователя статического вывода связан с входом третьего нормирующего усилителя, выход которого образует выход аналогового сигнала.

Преимуществами изобретения являются децентрализация функций управления и регулирования первая микроЭВМ выполняет алгоритм регулирования скорости, а вторая микроЭВМ реализует алгоритм управления электроприводом. Децентрализация функций позволяет а) повысить быстродействие регулирования, так как первая микроЭВМ "не отвлекается" на обработку алгоритма управления; б) упростить алгоритм и написание программ, так как появляется возможность применить стандартные алгоритмы регулирования, которые не учитывают алгоритмы управления электроприводом; в) применить для многодвигательного электропривода стандартные алгоритмы регулирования и аппаратную часть для всего многообразия секционных приводов; г) более качественно отработать алгоритм управления за счет применения второй микроЭВМ для реализации управления электроприводами, так как не требуется "отвлекаться" на регулирование; д) организовать энергонезависимую память в цифровой системе за счет резерва времени, который имеет вторая микроЭВМ, что позволяет перевести команды управления с пульта на последовательный канал связи, который в свою очередь резко уменьшает и стабилизирует количество связей пульта цифровой системы при любом количестве управляющих команд с пульта; е) перевести связь между цифровыми системами многодвигательного электропривода на последовательный канал связи, что позволяет организовать локальную вычислительную сеть для многодвигательного электропривода, резко снижает расход кабеля и не ограничивает длину линии связи; увеличение надежности работы за счет резкого уменьшения связей; увеличение надежности управляемости системы многодвигательного электропривода; наличие аналоговых регуляторов, управляемых цифровой системой, при необходимости позволяет расширить возможности построения различных систем многодвигательного электропривода, а также реализовать различные виды цифроаналоговых регуляторов (например, внешний контур регулирования - цифровой, внутренний контур аналоговый и т.п.).

На фиг. 1 изображена структурная схема цифровой системы управления для многодвигательного электропривода; на фиг.2 структурная схема первого блока памяти; на фиг.3 структурная схема второго блока памяти; на фиг.4 - структурная схема первого блока последовательного ввода-вывода; на фиг.5 - структурная схема блока аналоговых регуляторов; на фиг.6 структурная схема блока аналогового ввода-вывода; на фиг.7 структурная схема второго блока последовательного ввода-вывода; на фиг.8 структурная схема блока вывода релейных и логических сигналов; на фиг.9 структурная схема блока ввода релейных и логических сигналов; на фиг.100,11 алгоритм работы первой микроЭВМ; на фиг. 12,13 алгоритм работы второй микроЭВМ.

При этом приняты следующие обозначения: ША(МЭ1), ШД(МЭ1), ШУ(МЭ1) шины адреса, данных и управления первой микроЭВМ; ША(МЭ2), ШД(МЭ2), ШУ(МЭ2) шины адреса, данных и управления второй микроЭВМ; ШМ(МЭ1), ШМ(МЭ2) шины матрицы первой и второй микроЭВМ.

Цифровая система управления для многодвигательного электропривода содержит первую 1 и вторую 2 микроЭВМ, первый блок 3 памяти, второй блок 4 памяти, первый блок 5 последовательного ввода-вывода, блок 6 аналоговых регуляторов, блок 7 аналогового ввода-вывода, второй блок 8 последовательного ввода-вывода, блок 9 вывода релейных и логических сигналов, блок 10 ввода релейных и логических сигналов, при этом первые входы/выходы данных и управления первой микроЭВМ 1 соединены через первые одноименные шины соответственно со входами/выходами и входами первого блока 5 последовательного ввода-вывода и блока 7 ввода-вывода аналоговых сигналов, первые входы адреса первой микроЭВМ 1 через одноименную шину соединены со входами блока 7 ввода-вывода аналоговых сигналов, вторые входы/выходы данных, выходы управления и адреса первой микроЭВМ 1 через вторые одноименные шины соединены соответственно с первыми входами/выходами и входами первого 3 и второго 4 блоков памяти, первые входы/выходы данных и управления второй микроЭВМ 2 соединены через первые одноименные шины соответственно с входами/выходами и входами второго блока 8 последовательного ввода-вывода, блока 9 вывода релейных и логических сигналов, блока 10 ввода релейных и логических, первые выходы адреса второй микроЭВМ 2 соединены со входами блока 9 вывода релейных и логических сигналов, блока 10 ввода релейных и логических сигналов, вторые входы/выходы данных, управления и адреса второй микроЭВМ 2 через вторые одноименные шины соединены соответственно с вторыми входами/выходами первого 3 и второго 4 блоков памяти.

Первый блок памяти содержит восемь формирователей 11-18 входных сигналов, статический оперативно-запоминающий узел 19, два дешифратора 20, 21 строк, два узла 22, 23 установки конфигурации электропривода, четыре буферных регистра-формирователя 24-27 выходных сигналов, при этом входы формирователей 11 и 15 входных сигналов являются входами адреса для подключения к первой микроЭВМ 1, входы формирователей 13 и 16 входных сигналов являются входами управления для подключения к первой микроЭВМ 1, объединенные входы буферных регистров-формирователей 24 и 26 являются входами/выходами данных для подключения к первой микроЭВМ 1, входы формирователей 12 и 17 входных сигналов являются адресными входами для подключения ко второй микроЭВМ 2, входы формирователей 14 и 18 входных сигналов являются входами управления для подключения к второй микроЭВМ 2, объединенные выходы буферных регистров-формирователей 25 и 27 выходных сигналов являются выходами данных для подключения ко второй микроЭВМ 2, выходы адреса формирователей 11 и 12 входных сигналов подключены ко входам статического оперативно-запоминающего узла (ОЗУ) 19, связанного с выходными шинами выборки формирователей 13 и 14 входных сигналов, выходы управления которых подключены к входам буферных регистров-формирователей 24 и 25 выходных сигналов, входные шины данных которых связаны с шиной данных ОЗУ 18; формирователь 15 входных сигналов выходной шиной адреса связан через последовательно соединенные дешифратор 20 строк, узел 22 установки конфигурации электропривода с буферным формирователем 26 выходного сигнала; выходы управления формирователя 16 входных сигналов соединены с входами дешифратора 20 строк и буферного формирователя 26 выходного сигнала; формирователь 17 входных сигналов выходной шиной адреса связан через последовательно соединенные дешифратор 21 строк, узел 23 установки конфигурации электропривода с буферным формирователем 27 выходных сигналов, выходы управления формирователя 18 входных сигналов соединены со входами дешифратора 21 строк и буферного формирователя 27 выходных сигналов.

Второй блок памяти содержит шесть формирователей 28-33 входных сигналов, первый дешифратор 34 состояния, второй дешифратор 35 состояния, первый дешифратор 36 адреса, второй дешифратор 37 адреса, дешифратор 38 строк, формирователь 39 сигнала выборки строк, оперативно-запоминающий узел (ОЗУ) 40 на поляризованных реле, формирователь 41 сигнала записываемого слова, четыре буферных регистра-формирователя 42-45, регистр 46 записываемого слова, при этом выходы буферных регистров-формирователей 42 и 43 выходного сигнала объединены и являются входами-выходами данных для подключения к первой микроЭВМ, вторые входы первого формирователя 28 входного сигнала и первого дешифратора 34 состояния, а также объединенные первые входы первого, второго, третьего, четвертого, пятого и шестого формирователей 28-33 входных сигналов являются входами управления для подключения к первой микроЭВМ, входы второго и третьего формирователей 29, 30 входных сигналов являются адресными входами для подключения к первой микроЭВМ, входы четвертого и пятого формирователей 31 и 32 входного сигнала являются адресными входами для подключения ко второй микроЭВМ, вторые входы шестого формирователя 33 входного сигнала и второго дешифратора 35 состояния, а также третий вход второго дешифратора 35 состояния и вход формирователя 41 сигнала записываемого слова являются входами управления для подключения ко второй микроЭВМ, выходы третьего и четвертого буферных регистров-формирователей 44 и 45 выходного сигнала, а также регистра 46 записываемого слова объединены и являются входами-выходами данных для подключения ко второй микроЭВМ, вход первого формирователя 28 входного сигнала подключен к первым входам первого дешифратора 34 состояния, дешифратора 38 строк, второго дешифратора 35 состояния, выходами связанного с входами третьего и четвертого буферных регистров-формирователей 44 и 45 выходного сигнала; выходы первого дешифратора 34 состояния подключены к входам первого и второго буферных регистров-формирователей 42 и 43 выходного сигнала; выходная шина адреса второго формирователя 29 входного сигнала связана со входами первого дешифратора 36 адреса; выходные шины адреса третьего и четвертого формирователей 30 и 31 входных сигналов через последовательно соединенные дешифратор 38 строк, формирователь 39 сигнала выборки строк и ОЗУ 40 связаны с шиной данных второго и третьего буферных регистров-формирователей 43 и 44 выходного сигнала; выходная шина адреса пятого формирователя 32 входного сигнала через второй дешифратор 35 состояния связана с четвертым входом второго дешифратора 37 адреса; выходная шина формирователя 41 сигнала записываемого слова подключена ко входам ОЗУ 40, а выходная шина слова состояния ко входам первого и четвертого буферных регистров-формирователей 42 и 45 выходного сигнала; третий выход второго дешифратора 35 состояния подключен к входу регистра 46 записываемого слова, выходной шиной связанного с формирователем 46 сигнала записываемого слова.

Первый блок последовательного ввода-вывода управляющей информации содержит буферный регистр-формирователь 47 входного сигнала, буферный регистр-формирователь 48 выходного сигнала, формирователь 49 входного сигнала, три узла 50, 51, 52 гальванической развязки, два формирователя 53, 54 выходного сигнала, два коммутатора 55, 56 каналов связи, при этом объединенные входы-выходы буферных регистров формирователей 47, 48 входного и выходного сигнала являются входами-выходами данных для подключения к первой микроЭВМ, а выходы буферного регистра-формирователя 47 входного сигнала являются выходами параллельного вывода управляющей информации; входы буферного регистра-формирователя 48 выходного сигнала являются входами параллельного ввода управляющей информации; входы формирователя 49 входного сигнала являются входами управления для подключения к первой микроЭВМ, а его выходы подключены ко входам управления буферных регистров-формирователей 47, 48 входного и выходного сигнала, выходы первого и второго узлов 50, 51 гальванической развязки соединены соответственно с входам первого и второго формирователя 53, 54 выходного сигнала, выходы второго формирователя 54 выходного сигнала подключены ко входам первого коммутатора 55 каналов связи, выход которого является выходом последовательного канала связи блока, выходы третьего узла 52 гальванической развязки являются выходными каналами связи блока, а входы связаны с выходами второго коммутатора 56 каналов связи.

Второй блок последовательного ввода-вывода управляющей информации содержит буферные регистры-формирователи 57, 58 входного и выходного сигнала, первый и второй формирователи 59, 60 входного сигнала, первый и второй узел 61, 62 гальванической развязки, первый и второй формирователи 63, 64 выходного сигнала, первый и второй коммутатор 65, 66 каналов связи, при этом выходы буферного регистра-формирователя 58 выходного сигнала соединены со входами буферного регистра-формирователя 57 входного сигнала и являются адресными входами блока, а выход буферного регистра-формирователя 57 входного сигнала является параллельным выводом, вход буферного регистра-формирователя 58 выходного сигнала является параллельным вводом, входы первого формирователя 59 входного сигнала являются входами управления блока, а выходы связаны со входами буферных регистров-формирователей 59, 63 входного и выходного сигналов, входы первого узла 61 гальванической развязки являются входными каналами связи, а выходы через второй формирователь 64 выходного сигнала соединены со входами первого коммутатора 65 каналов связи, выходы которого являются выходными каналами последовательной связи, выходы первого формирователя 63 выходного сигнала являются выходными каналами связи, а входы через второй узел 62 гальванической развязки и второй коммутатор 66 каналов связи соединены с выходами второго формирователя входного сигнала, выходы которого являются входными каналами последовательной связи.

Блок аналоговых регуляторов содержит регистр-формирователь 57 входного сигнала, буферный регистр-формирователь 68 состояния аналоговых регуляторов, формирователь 69 входного сигнала, первый узел 70 ограничения, аналоговый регулятор 71 скорости, блок 72 нормирующих масштабных усилителей, узел 73 управления, второй узел 74 ограничения, аналоговый регулятор 75 тока, блок 76 управления аналоговыми регуляторами, блок 77 индикации включения аналоговых регуляторов, блок 78 инициализации регуляторов, выходы буферного регистра-формирователя 68 состояния аналоговых регуляторов подключены ко входам регистра-формирователя 67 входного сигнала и являются входами-выходами данных для подключения к первой микроЭВМ, выходы регистра-формирователя 67 входного сигнала через узел 76 управления аналоговыми регуляторами связаны со входами блока 77 индикации включения аналоговых регуляторов; выходы блока 76 управления аналоговыми регуляторами подключены ко входам буферного регистра-формирователя 68 состояния аналоговых регуляторов, аналогового регулятора 71 скорости, аналогового регулятора 75 тока, а входы блока 76 управления аналоговыми регуляторами к выходу узла 73 управления и выходу блока 78 инициализации аналоговых регуляторов, другой вход узла 73 управления подключен к выходу буферного регистра-формирователя 68 состояния аналоговых регуляторов, выходы формирователя 69 входного сигнала к входам узла 73 управления, входы аналогового регулятора 71 скорости, аналогового регулятора 75 тока, блока 72 нормирующих масштабирующих усилителей образуют входы аналоговых сигналов, а выходы аналогового регулятора 75 тока и блока 72 нормирующих масштабных усилителей выходы аналоговых сигналов, выходы первого и второго узла 70, 74 ограничения подключены соответственно к входам аналогового регулятора 71 скорости и аналогового регулятора 75 тока, соединенных между собой последовательно.

Блок ввода-вывода аналоговых сигналов, содержит три формирователя 79, 80, 81 входных сигналов, буферный формирователь 82 выходного сигнала, узел 83 управления, два узла 84, 85 гальванической развязки, формирователь 86 выходного сигнала, дешифратор 87 адреса, аналого-цифровой преобразователь (АЦП) 88, цифроаналоговый преобразователь (ЦАП) 89 динамического вывода, цифроаналоговый преобразователь (ЦАП) 90 статического вы