Способ стабилизации заданного магнитного курса и устройство формирования сигнала отклонения от заданного магнитного курса

Способ стабилизации заданного магнитного курса и устройство формирования сигнала отклонения от заданного магнитного курса

Реферат

1. Способ стабилизации заданного магнитного курса, включающий в себя операции измерения текущего магнитного курса, формирования сигналов, пропорциональных cos текущему j и заданному j_o курсам, сравнения этих сигналов, по результатам которого судят о величине отклонения текущего магнитного курса от заданного, отличающийся тем, что дополнительно формируют сигналы, пропорциональные sin, sin_o, cos_o, а сигнал отклонения от заданного магнитного курса вычисляют по формулам когда когда 2. Устройство формирования сигнала отклонения от заданного магнитного курса, содержащее последовательно соединенные магнитный зонд, электронный усилитель, блок формирования сигнала отклонения, который включает в себя задатчик курса и последовательно соединенные с выходом электронного усилителя следящую систему, блок дистанционной передачи, указатель курса, отличающееся тем, что в него введены последовательно соединенные второй магнитный зонд, ось сердечника которого перпендикулярна оси сердечника первого магнитного зонда, второй электронный усилитель, выход которого подключен к второму входу блока формирования сигнала отклонения, при этом блок формирования сигнала отклонения состоит из последовательно соединенных компаратора, коммутатора, первого сумматора, блока деления, выход которого является выходом блока формирования сигнала отклонения, последовательно соединенных первого ключа, первого блока вычисления модуля, выход которого подключен к первому входу компаратора, последовательно соединенных второго ключа, второго блока вычисления модуля, выход которого подключен к второму входу компаратора, включенных последовательно первого запоминающего устройства и первого блока вычитания, выход которого подключен к второму входу коммутатора, третий вход которого соединен с выходом первого запоминающего устройства, последовательно соединенных второго запоминающего устройства и второго блока вычитания, выход которого подключен к четвертому входу коммутатора, пятый вход которого соединен с выходом второго запоминающего устройства, последовательно включенных инвертора и второго сумматора, выход которого подключен к второму входу блока деления, причем второй и четвертый выходы коммутатора соединены с входами первого сумматора, третий выход - с вторым входом второго сумматора, а пятый - с входом инвертора, входы первого запоминающего устройства и первого блока вычисления модуля соединены с вторым входом первого блока вычитания, входы второго запоминающего устройства и второго блока вычисления модуля - с вторым входом второго блока вычитания, а шестой вход коммутатора соединен с управляющими входами первого и второго ключей, первого и второго запоминающих устройств и является управляющим входом блока формирования сигнала отклонения.